



## Организација рачунара – Колоквијум

1.(15) Посматра се део рачунара који чине меморија и процесор.

Меморија је капацитета  $2^{16}$  бајтова. Ширина меморијске речи је 1 бајт.

Процесор је са једноадресним форматом инструкција. Подаци су целобројне величине са знаком дужине 2 бајта представљени у другом комплементу. Подаци у меморији заузимају две суседне меморијске локације, при чему се млађи бајт налази на нижој, а старији бајт на вишој адреси.

У процесору постоји програмски бројач РС дужине 2 бајта, адресни регистар меморије MAR дужине 2 бајта, прихватни регистар податка меморије MBR дужине 1 бајт, прихватни регистар инструкције IR дужине 3 бајта, акумулатор А дужине 2 бајта, прихватни регистар податка В дужине 2 бајта, регистри опште намене R0 до R3 дужине 2 бајта, програмска статусна реч PSW дужине 1 бајт, указивач на врх стека SP дужине 2 бајта. Инструкције су дужине 1 или 3 бајта.

Битови 7, 6, 5 и 4 првог бајта инструкције су 0000 за све инструкције скока, док се битовима 3 до 0 првог бајта инструкција специфицира код операције за инструкције скока и то на следећи начин: 0001-инструкција условног скока уколико резултат није нула (JNZ), 0010-инструкција безусловног скока (JMP) и 0100-инструкција скока на потпрограм (JSR). Адреса скока је дата 2 и 3 бајтом инструкције, при чему је млађи бајт адресе скока дат другим, а старији бајт трећим бајтом. Дужина инструкција је 3 бајта.

Битови 7, 6, 5 и 4 првог бајта инструкције су 1111 за безадресне инструкције, док се битовима 3 до 0 првог бајта инструкција специфицира код операције за безадресне инструкције и то на следећи начин: 0010-инструкција повратка из потпрограма (RTS) и 0101-инструкција повратка из прекидне рутине (RTI). Дужина инструкција је 1 бајт.

Битови 7, 6, 5 и 4 првог бајта инструкције у опсегу вредности 0001 до 1110 специфицирају код операције за адресне инструкције и то на следећи начин: 0001-инструкција преноса у акумулатор (LOAD), 0011-инструкција преноса из акумулатора (STORE), 1001-аритметичка инструкција одузимања (SUB), 1100-логичка инструкција логичка сума (OR) и 0110-инструкција аритметичког померања удесно за једно место код које резултат остаје само у акумулатору (ASR). Начини адресирања су специфицирани битовима 3 и 2 првог бајта инструкције и то на следећи начин: 00-непосредно адресирање, 01-меморијско директно адресирање, 10-регистарско индиректно адресирање са померајем и 11-меморијско индиректно адресирање. Код непосредног адресирања 16 битни операнд је дат другим и трећим бајтом инструкције, при чему је млађи бајт податка дат другим, а старији бајт трећим бајтом. Битови 1 и 0 првог бајта инструкције се не користе. Код меморијског директног адресирања и меморијског индиректног адресирања 16 битна адреса меморијске локације је дата другим и трећим бајтом инструкције, при чему је млађи бајт адресе дат другим, а старији бајт трећим бајтом. Код меморијског индиректног адресирања адреса дужине 16 бита заузима две суседне меморијске локације, при чему се млађи бајт налази на нижој, а старији бајт на вишој адреси. Битови 1 и 0 првог бајта инструкције се не користе. Код регистарског индиректног адресирања са померајем 16 битни померај је дат другим и трећим бајтом инструкције, при чему је млађи бајт помераја дат другим, а старији бајт трећим бајтом. Битови 1 и 0 првог бајта инструкције се користе за адресирање једног од регистара опште намене R0 до R3. Дужина инструкција је 3 бајта.

Стек расте према нижим адресама у меморији, а регистар SP показује на последњу заузету локацију на стеку.

На индикаторе у програмској статусној речи утичу следеће инструкције: LOAD и STORE на N и Z, SUB на N, Z, V и C, OR на N и Z и ASR на N, Z и C.

Садржај дела меморије:

ЛОКАЦИЈА:	0000h	0001h	0002h	0003h	0004h	0005h	0006h	0007h	0008h	0009h
САДРЖАЈ:	FFh	48h	36h	E5h	02h	00h	06h	07h	06h	00h
ЛОКАЦИЈА:	1000h	1001h	1002h	1003h	1004h	1005h	1006h	1007h	1008h	1009h
САДРЖАЈ:	02h	00h	11h	39h	01h	00h	01h	0Ch	10h	94h
ЛОКАЦИЈА:	1100h	1101h	1102h	1103h	1104h	1105h	1106h	1107h	1108h	1109h
САДРЖАЈ:	14h	02h	00h	90h	36h	E5h	01h	03h	10h	3Ch
ЛОКАЦИЈА:	110Ah	110Bh	110Ch	110Dh	110Eh	110Fh	1110h	1111h	1112h	1113h
САДРЖАЈ:	08h	00h	39h	03h	00h	01h	0Ch	10h	94h	F5h

Ако је PC=1000h, SP=0500h, ACC=0023h, R1=0003h, R2=0005h, N=0, Z=0, V=0 и C=0. Извршити 5 сукцесивних наредби и за сваку наредбу одредити следеће: у фази читања инструкције меморијске адресе са којих је прочитана инструкција, садржај регистра IR, инструкцију која је прочитана и нови садржај регистра PC, у фази одређивања адресе операнда и читања операнда меморијске адресе са којих је прочитана адреса операнда, меморијске адресе са којих је прочитан операнд, вредност операнда и нови садржај регистра опште намене који су у овој фази промењени, у фази извршавања меморијске адресе којима се у овој фази приступа, садржај акумулатора А и индикатора N, Z, V и C након извршавања инструкције и нови садржај регистра и меморијских локација који су у овој фази промењени. Резултате представити у форми једне или више табела које садрже наведене колоне.

**2.(15)** Адресни простор неког рачунара је величине 128KB, адресибилна јединица је 16 битна реч. Подаци су целобројне величине без знака дужине 16 бита. Процесор је једноадресни, улазно-излазни и меморијски адресни простори су раздвојени, а механизам прекида је векторисан. IV (*Interrupt Vector*) табела има 4 улаза. Регистар IVTP има вредност 0h. Процесор поседује две улазне линије за спољне маскирајуће прекиде, IRQM1 и IRQM2, на које су везане периферије PER1 и PER2, респективно. IRQM2 је вишег нивоа приоритета, а не прихвата се прекид истог нивоа приоритета. Прекидне рутине ових периферија започињу на адресама 1000h и 1007h, респективно. Адресе регистра у којима се чувају бројеви улаза PER1 и PER2 су 15h и 25h, респективно. Процесор поседује и линију IRQN за спољне немаскирајуће прекиде, при чему спољни немаскирајући прекиди имају виши приоритет од спољних маскирајућих прекида. Линији IRQN је придружен улаз 2 у IV табели. У PSW-у постоји бит I (*Interrupt Enable*) који се поставља на 0 у току фазе опслуживања прекида и одређен број L бита који се постављају на ниво приоритета прекидне рутине на коју се скаче у току фазе опслуживања прекида за спољне маскирајуће прекиде. Не постоји селективно маскирање прекида. Инструкције INT, INTE, INTD и RTI не реагују на прекид. Регистри ACC и PSW су величине 2 бајта. Стек расте од нижих ка вишим адресама у меморији, а регистар SP указује на прву слободну локацију на стеку. При прекиду се на стеку чувају PC, PSW и ACC, тим редом. Главни програм је дат на слици 1, прекидне рутине на слици 2, а садржај дела меморијског адресног простора почев од адресе 0 дат је на слици 3. Инструкција на адреси 0100h означена је као 1. (прва) по редоследу извршавања, а свака следећа инструкција која се извршава означена је следећим редним бројем. У току извршавања 1. инструкције стиже захтев за прекид од периферије PER1, у току 2. од периферије PER2, а у току 6. стиже захтев по линији IRQN. На почетку су сви бити PSW-а постављени на 0. Почетни садржај акумулатора је 0002h. Све вредности на сликама су хексадециманалне.

Слика 1	Адреса	Инструкција	Слика 2	Адреса	Инструкција	Адреса	Инструкција	Слика 3	Адреса	Садржај
	0100	INC	1000	INT #0003	100A	STORE 0030		0000	1000	
	0101	INTE	1001	RTI	100C	RTI		0001	1007	
	0102	OR #000C	1002	INC	100D	POP		0002	1012	
	0104	AND #0009	1003	INC	100E	XOR 0013		0003	100D	
	0106	INTD	1004	STORE 0015	1010	PUSH		0004	1004	
			1006	RTI	1011	RTI		0005	1002	
			1007	LOAD #0005	1012	ADD 0013		...		
			1009	DEC	1014	RTI		0013	0006	
								...		
								0030	0001	

**а) (2)** Који улази у IV табели одговарају линијама IRQM1 и IRQM2?

**б) (3)** Написати део програма којим се додељују бројеви улаза периферијама PER1 и PER2.

**в) (8)** Написати секвенцу адреса наредби које се редом извршавају, почев од адресе 0100h. Резултат дати табеларно тако да табела садржи редни број инструкције, адресу на којој започиње инструкција, саму инструкцију, садржај акумулатора након извршења инструкције, вредности свих познатих бита унутар програмске статусне речи, изглед стека и вредности на линијама IRQM1, IRQM2 и IRQN. Резултат дати након фазе извршења инструкције и уколико је у фази опслуживања прекида прихваћен прекид и након фазе опслуживања прекида.

**г) (2)** Написати део програма којим се и спољашњем немаскирајућем прекиду додељује иста прекидна рутина као и периферији PER1.

**Напомене:** На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература, може се писати графитном оловком. Колоквијум траје 120 минута.