



## Организација рачунара – К1

1.(15) Посматра се део рачунара који чине меморија и процесор.

Меморија је капацитета  $2^{16}$  бајтова. Ширина меморијске речи је 1 бајт.

Процесор је са једноадресним форматом инструкција. Подаци су целобројне величине са знаком дужине 2 бајта представљени у другом комплементу. Подаци у меморији заузимају две суседне меморијске локације, при чему се млађи бајт налази на вишој, а старији бајт на нижој адреси.

У процесору постоји програмски бројач РС дужине 2 бајта, адресни регистар меморије MAR дужине 2 бајта, прихватни регистар податка меморије MBR дужине 1 бајт, прихватни регистар инструкције IR дужине 4 бајта, акумулатор А дужине 2 бајта, помоћни акумулатор В дужине 2 бајта, регистри опште намене R0 до R31 дужине 2 бајта, програмска статусна реч PSW дужине 1 бајт, указивач на врх стека SP дужине 2 бајта, регистар броја улаза у табелу са адресама прекидних рутина BR дужине 2 бита и указивач на табелу са адресама прекидних рутина IVTP дужине 2 бајта. Инструкције су дужине 1, 2, 3 или 4 бајта.

Бит 7 првог бајта инструкције има вредност 0 за инструкције скока. Инструкције скока су инструкција условног скока уколико је резултат нула (JZ), безусловног скока (JMP) и скока на потпрограм (JSR). Адреса скока је дата 2 и 3 бајтом инструкције, при чему је старији бајт адресе скока дат другим, а млађи бајт трећим бајтом. Битовима 6 до 0 првог бајта инструкције специфицира се код операције за инструкције скока и то са 0010000 за JZ, са 0111111 за JMP и са 1111111 за JSR. Дужина инструкција је 3 бајта.

Бит 7 првог бајта инструкције има вредност 1 за остале инструкције. Бит 6 првог бајта инструкције има вредност 0 за безадресне инструкције. Безадресне инструкције су инструкција повратка из потпрограма (RTS) и повратка из прекидне рутине (RTI). Битовима 5 до 0 првог бајта инструкције специфицира се код операције за безадресне инструкције и то са 000001 за RTS и са 100000 за RTI. Дужина инструкција је 1 бајт.

Бит 6 првог бајта инструкције има вредност 1 за адресне инструкције. Адресне инструкције су инструкција преноса у акумулатор (LOAD), инструкција преноса из акумулатора (STORE), аритметичка инструкција сабирања (ADD), логичка инструкција ИЛИ (OR) и инструкција аритметичког померања удесно за једно место (ASR). Битовима 5 до 0 првог бајта инструкција специфицира се код операције за адресне инструкције и то са 000001 за LOAD, са 111000 за STORE, са 100000 за ADD, са 000011 за OR и са 100001 за ASR. Дужина инструкција је 2 или 4 бајта и зависи од специфицираног начина адресирања.

Начини адресирања су специфицирани битовима 7, 6 и 5 другог бајта инструкције и то на следећи начин: 000-непосредно адресирање, 001-регистарско директно адресирање, 010-регистарско индиректно адресирање, 011-меморијско директно адресирање и 100-меморијско индиректно адресирање. Код непосредног адресирања трећи и четврти бајт инструкције садрже непосредни операнд, при чему је старији бајт операнда дат трећим, а млађи бајт четвртим бајтом. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 4 бајта. Регистарско директно адресирање и регистарско индиректно адресирање користе неки од регистара опште намене R0 до R31 специфициран битовима 4 до

0 другог бајта инструкције. Дужина инструкција је 2 бајта. Код меморијског директног и меморијског индиректног адресирања трећи и четврти бајт инструкције садрже адресу меморијске локације, при чему је старији бајт адресе меморијске локације дат трећим, а млађи бајт четвртим бајтом. Код меморијског индиректног адресирања адреса дужине 16 бита заузима две суседне меморијске локације, при чему се старији бајт налази на нижој, а млађи бајт на вишој адреси. Битови 4 до 0 другог бајта инструкције се не користе. Дужина инструкција је 4 бајта.

Стек расте према нижим меморијским локацијама, а регистар SP указује на последњу заузету меморијску локацију.

На индикаторе у програмској статусној речи утичу следеће инструкције: LOAD на N и Z, ADD на N, Z, V и C, OR на N и Z и ASR на N, Z и C.

Садржај дела меморије је:

ЛОКАЦИЈА:	0h	1h	2h	3h	4h	5h	6h	7h	8h	9h
САДРЖАЈ:	0Ah	BCh	00h	01h	00h	08h	FFh	D6h	FFh	FFh
ЛОКАЦИЈА:	100h	101h	102h	103h	104h	105h	106h	107h	108h	109h
САДРЖАЈ:	10h	10h	00h	C1h	00h	00h	00h	3Fh	01h	00h
ЛОКАЦИЈА:	1000h	1001h	1002h	1003h	1004h	1005h	1006h	1007h	1008h	1009h
САДРЖАЈ:	E0h	80h	00h	02h	00h	C1h	80h	00h	00h	81h
ЛОКАЦИЈА:	0ABAh	0ABBh	0ABCh	0ABDh	0ABEh	0ABFh				
САДРЖАЈ:	00h	01h	FFh	FFh	10h	11h				

Ако је PC=100h, SP=F000h, A=0ABCh, R0..R31=0000h, N=0, Z=0, V=0 и C=0 извршити 5 сукцесивних наредби и за сваку наредбу одредити следеће: у фази читања инструкције меморијске адресе са којих је прочитана инструкција, садржај регистра IR, инструкцију која је прочитана и нови садржај регистра PC, у фази одређивања адресе операнда и читања операнда меморијске адресе са којих је прочитана адреса операнда, меморијске адресе са којих је прочитан операнд, вредност операнда и нови садржај регистра опште намене који су у овој фази промењени, у фази извршавања меморијске адресе којима се у овој фази приступа, садржај акумулатора А и индикатора N, Z, V и C након извршавања инструкције и нови садржај регистра и меморијских локација који су у овој фази промењени. Резултате представити у форми једне или више табела које садрже наведене колоне.

**2.(5)** На асемблеру за процесор из задатка 1 написати секвенцу инструкција која обавља исту операцију као следећи програмски сегмент на језику C:

$$d = (a + b*4 + 8) / 2 + c[3];$$

уколико се променљиве a, b, c и d налази на меморијској локацији 100h, 200h, 300h и 400h, респективно. Регистри опште намене R0 до R31 су доступни за коришћење.

**Напомене:** На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Колоквијум траје 90 минута.