



Архитектура и организација рачунара 2

1. (30) Посматра се део рачунара који чине меморија, процесор и магистрала.

Меморија је капацитета 2^{32} меморијских речи. Ширина меморијске речи је 4 бајта.

Процесор је са троадресним форматом инструкција. Подаци су целобројне величине са знаком дужине 4 бајта. Адресе и подаци у меморији заузимају једну меморијску локацију.

У процесору постоји 32 регистара опште намене R0 до R31, и програмски бројач PC, сви дужине 32 бита. Регистар R0 има фиксну вредност 0.

Све инструкције су дужине 4 бајта. Битови од 0 до 5 инструкције специфицирају код операције и начине адресирања, док преостали бити инструкције специфицирају коришћене регистре.

Инструкције за приступ меморији су инструкција преноса у регистар (LD), и инструкција преноса из регистра (ST), и за њих су усвојени кодови операција 0 и 1. Инструкције користе регистарско индиректно са померајем адресирање. Први операнд је дат регистром опште намене а специфициран је битовима 6 до 10 инструкције. Други операнд је дат регистром опште намене а специфициран је битовима 11 до 15 инструкције. Померај је дат са битима 16 до 31 инструкције који представљају непосредну величину са знаком дату у другом комплементу. Код инструкције LD операнд се чита са меморијске локације чија се адреса добија сабирањем првог операнда и помераја, а резултат смешта у регистар специфициран другим операндом. Код инструкције ST други операнд се смешта на меморијску локацију почев од адресе која се добија сабирањем првог операнда и помераја.

Инструкције условног скока су скок ако је једнако (BEQZ) и скок ако није једнако (BNEQ), и за њих су усвојени кодови операција 2 и 3. Битовима 6 до 10 инструкције се специфицира регистар чији се садржај проверава да ли је једнак нули или је различит од нуле. Померај је дат са битима 16 до 31 инструкције који представљају непосредну величину са знаком дату у другом комплементу. Адреса скока добија се сабирањем регистра PC и помераја. Бити 11 до 15 се не користе.

Битови од 0 и 5 првог бајта инструкције у опсегу вредности 4 до 53 специфицирају код операције и код начина адресирања за адресне инструкције. Код операције је специфициран битима 0 до 4, а код начина адресирања је специфициран битом 5. Адресне инструкције су аритметичка инструкција сабирања (ADD), одузимање (SUB), логички производ (AND), логичка сума (OR), постави ако је мањи (SLT), постави ако је већи (SGT), логичко померање у десно (SHR) и логичко померање улево (SHL), и за њих су усвојени кодови операција 0, 1, 2, 3, 4, 5, 6 и 7. Први, изворишни операнд је дат регистром опште намене R0 до R31 а специфициран је битовима 6 до 10 инструкције. Бит 5 специфицира начин адресирања другог изворишног операнда. Вредност 0 специфицира регистарско директно адресирање, а вредност 1 непосредно адресирање. Код регистарског директног адресирања други изворишни операнд је дат регистром опште намене R0 до R31 а специфициран је битовима 11 до 15 инструкције, а одредишни регистар специфициран је битовима 16 до 20 инструкције. Бити 21 до 31 се не користе. Код непосредног адресирања други изворишни операнд је целобројна величина са знаком у другом комплементу дата битовима 16 до 31 инструкције, а одредишни регистар специфициран је битовима 11 до 15 инструкције.

У процесору постоји и регистар ISCR (*Interrupt Status and Control Register*) у коме постоји по један бит за сваки од прекида, као и бит GM којим се забрањују сви прекиди. Постоји само једна прекидна рутина. Почетна адреса прекидне рутине се налази у регистру R31. У оквиру хардверског дела опслуживања захтева за прекид у регистар R30 са стављају само регистри PC, а бит GM се брише.

Процесор, меморија и магистрала раде на исти сигнал такта, а на магистралу не излази ни један други уређај.

а)(5) Нацртати формате инструкција.

б)(5) Написати изразе за сигнале начина адресирања и операција.

в)(5) Нацртати везе процесора, магистрале и меморије.

г)(5) Нацртати интерну структуру регистарског фајла у коме су смештени регистри опште намене. Регистарски фајл треба да омогући истовремено читање два и упис у један регистар.

д)(5) Написати секвенцу управљачких сигнала по корацима са спајањем операционих и управљачких корака за све фазе извршавања инструкције.

ђ) (5) Нацртати структурну шему управљачке јединице микропрограмске реализације и хоризонталним кодирањем управљачких сигнала операционе јединице и дати изразе за генерисање управљачких сигнала и то за управљачке сигнале операционе јединице ldPC и ldA, ldB, и све управљачке сигнале управљачке јединице којима се управља микропрограмским бројачем. Дати садржај прва четири улаза у микропрограмској меморији.

Напомене: На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Колоквијум траје 3 сата.

