

## Kolokvijum iz Arhitekture i organizacije računara 2

### Opis arhitekture i organizacije procesora

Procesor je dvoadresni i ima 32 registra opšte namene, R0 do R31, svi su 32-bitni. Postoje i registri PSW i SP sa uobičajenim značenjem. Memorijske adrese su širine 32 bita, širina magistrale podataka je 16 bita, a adresiranje je na nivou 16-bitnih reči. Procesor operiše samo sa 32-bitnim celobrojnim veličinama (niža reč je na nižoj adresi). Ulazno/izlazni adresni prostor je memorijski preslikan. Vreme odziva memorije je neodređeno, magistrala je asinhrona.

Pored uobičajenih jednoadresnih i dvoadresnih instrukcija, procesor poseduje i instrukcije skoka (JMP) i skoka u potprogram (JSR). Adresa odredišta skoka data je jednim od sledećih načina adresiranja:


- adresa skoka je neposredna konstanta u instrukciji; sintaksa: JMP *adresa*;
- adresa skoka dobija se sabiranjem neposredne konstante iz instrukcije i vrednosti PC; sintaksa: JMPR *pomeraj*;

JMPR *pomeraj*;

- adresa skoka dobija se sabiranjem pomeraja iz instrukcije i vrednosti jednog od registara R0..R31; sintaksa: JMP *pomeraj*[*Ri*];
- adresa skoka nalazi se na lokaciji čija je adresa određena zbirom pomeraja i vrednosti jednog od registara R0..R31; sintaksa: JMP [*pomeraj*[*Ri*]];

Instrukcije su dužine jedne ili tri 16-bitne reči. Kod opisanih instrukcija skoka, kôd operacije, način adresiranja i kôd registra *Ri* je u prvoj reči, a adresa ili pomeraj nalaze se u drugoj i trećoj reči instrukcije.

Za prenos podataka iz i u memoriju postoje samo instrukcije LOAD i STORE. Prvi operand ovih instrukcija je uvek jedan od registara R0..R31, a drugi operand je u memoriji, određen jednim od sledećih načina adresiranja: neposredno i registarsko indirektno sa pomerajem.



Mogu se koristiti sve potrebne ostale instrukcije u programiranju, sa odgovarajućim mnemonicima.

Organizacija procesora data je na slici. ALU ima, pored ostalih, i kontrolni ulaz *incA*.

**Zadatak a)(5)** Nacrtati kompletnu šemu veze 16-bitnog registra MDR sa internom i eksternom magistralom.

**b)(20)** Napisati

mikroprogram za ovaj procesor, sa fazom izvršavanja samo za opisanu instrukciju JMP, za sve načine adresiranja, a predvideti postojanje ostalih. Kôd treba da bude prilagođen mikroprogramskoj upravljačkoj jedinici, pri čemu se u jednoj mikronaredbi nalaze i polje sa upravljačkim signalima i polja koja definišu uslovni skok u mikroprogramu. Ne treba pisati mikroprogram za obradu prekida. Pretpostaviti da je dohvaćanje eventualne druge i treće reči instrukcije u fazi izvršavanja instrukcija koje poseduju te reči.

c)(5) U jednom programskom jeziku često se javlja sledeća konstrukcija skoka u potprogram. Prevodilac formira tabelu adresa potprograma, u čijem se ulazu sa pomerajem *a* nalazi adresa potrebnog potprograma *P*. Na početak ove tabele ukazuje polje sa pomerajem *b* strukture podataka *S*. Na početak ove strukture ukazuje vrednost registra R0 procesora. Vrednosti *a* i *b* su konstante poznate u vreme prevođenja. Na assembleru ovog procesora prikazati kako se vrši skok u potprogram *P*. Registar R1 je slobodan za korišćenje, a vrednost R0 treba sačuvati.

*Napomena: Kolokvijum traje 120 minuta. Nije dozvoljena upotreba literature.*