

# Основи рачунарске технике 2

Испит – Л4

# Основи рачунарске технике 2



FETCH блок



Инструкција	IR <sub>23..19</sub>	Инструкција	IR <sub>23..16</sub>	IR <sub>15..8</sub>	IR <sub>7..0</sub>	Дужина
LD	0011 0b	JSR	0010 0001b	млађи бајт	старији бајт	3B
ST	0011 1b	JMP	0010 0000b	млађи бајт	старији бајт	3B
ADD	0100 0b	JLEQ	0001 0010b	млађи бајт	старији бајт	3B
SUB	0100 1b	BGREU	0001 0001b	померај	/	2B
		BLSS	0001 0000b	померај	/	2B
		POPGPR	0000 0100b	/	/	1B
		PUSHGPR	0000 0011b	/	/	1B
		RTI	0000 0010b	/	/	1B
		RTS	0000 0001b	/	/	1B
		HALT	0000 0000b	/	/	1B



Адресирања	IR <sub>18..16</sub>	IR <sub>15..8</sub>	IR <sub>7..0</sub>	Дужина
regindpom	011b	PPPP PRRRb	/	2B
regdir	010b	XXXX XRRRb	/	2B
memdir	001b	млађи бајт	старији бајт	3B
immed	000b	податак	/	2B



	Нижа адреса	Виша адреса
Адреса	млађи	старији

Инструкција	IR <sub>23..16</sub>								IR <sub>15..8</sub>	IR <sub>7..0</sub>	Дужина
	23	22	21	20	19	18	17	16			
JSR	0010b				0001b				млађи бајт	старији бајт	3B
JMP	0010b				0000b				млађи бајт	старији бајт	3B
JLEQ	0001b				0010b				млађи бајт	старији бајт	3B
BGREU	0001b				0001b				померај	/	2B
BLSS	0001b				0000b				померај	/	2B
POPGPR	0000b				0100b				/	/	1B
PUSHGPR	0000b				0011b				/	/	1B
RTI	0000b				0010b				/	/	1B
RTS	0000b				0001b				/	/	1B
HALT	0000b				0000b				/	/	1B
SUB	0100b				1ADb				?	?	?
ADD	0100b				0ADb				?	?	?
ST	0011b				1ADb				?	?	?
LD	0011b				0ADb				?	?	?










# Управљачка јединица



# Управљачка јединица

- Микромеморија
- Једна реч у микромеморији одговара једном кораку у дијаграму тока управљачких сигнала операционе јединице

Микроинструкција:  
0110 0000 ... 0000



ldMar, incPC

# Управљачка јединица

- Микропрограм се налази у микромеморија

Микроинструкција:

0110 1010 ... 0000



ldMar, incPC

Микропрограм:

0110 1010 ... 0000

0010 0111 ... 0000

1110 0010 ... 0000

...

1011 0010 ... 0000

# Микроинструкција

- Бит за сваки управљачки сигнал који се користи.
- *cc* – бинарни код услова који се проверава
- *ba* – адреса скока

0	1	2	3	4	5	6	7
IdMAR	incPC	IdMDR	...				

8	9	10	11	12	13	14	15
				CC			

16	17	18	19	20	21	22	23
ba							

# Микроинструкција

- **сс** – бинарни код услова који се проверава
- **ба** – адреса скока

## Пример:

сс = 2 => провери да ли је бит PSWSTART и  
сигнал FETCH активан

ba = 00h


8	9	10	11	12	13	14	15
				CC			

16	17	18	19	20	21	22	23
ba							

# Секвенца управљачких сигнала

**step<sub>xx</sub>** ldMAR, incPC


XX – број корака




T<sub>xx</sub>

**step<sub>xx</sub>** ldIR7..0,  
br(if jmp3 then step<sub>yy</sub>)


YY – број корака на који  
указује **EX**



T<sub>xx</sub>




# Секвенца управљачких сигнала



**step00** br(if notPSWSandFETCH then  
**step00**)

**step01** ldMAR, incPC

**step02** rdMEM, ldMDR,  
br(if notFCBUS then **step02**)



**step00** br(if notPSWSandFETCH then  
**step00**)

**step01** ldMAR, incPC

**step02** rdMEM, ldMDR,  
br(if notFCBUS then **step02**)


**step03** ldIR23..16

**step04** br(if grinst then **step00**)

**step05** br(if bezadr1 then **step**)

**step06** ldMAR, incPC

**step07** rdMEM, ldMDR,  
br(if notFCBUS then **step07**)



**step00** br(if notPSWSandFETCH then  
**step00**)

**step01** ldMAR, incPC

**step02** rdMEM, ldMDR,  
br(if notFCBUS then **step02**)

**step03** ldIR23..16

**step04** br(if grinst then **step00**)

**step05** br(if bezadr1 then **step**)

**step06** ldMAR, incPC

**step07** rdMEM, ldMDR,  
br(if notFCBUS then **step07**)

**step08** ldIR15..8


br(if jmp2 then **step**)

**step09** br(if adr2 then **step**)

**step0A** ldMAR, incPC

**step0B** ldMDR, rdMEM

br(if notFCBUS then **step0B**)



**step00** br(if notPSWSandFETCH then  
**step00**)

**step01** ldMAR, incPC

**step02** rdMEM, ldMDR,  
br(if notFCBUS then **step02**)

**step03** ldIR23..16

**step04** br(if grinst then **step00**)

**step05** br(if bezadr1 then **step0E**)

**step06** ldMAR, incPC

**step07** rdMEM, ldMDR,  
br(if notFCBUS then **step07**)

**step08** ldIR15..8

br(if jmp2 then **step0E**)


**step09** br(if adr2 then **step0D**)

**step0A** ldMAR, incPC

**step0B** ldMDR, rdMEM

br(if notFCBUS then **step0B**)

**step0C** ldIR7..0



br(if jmp3 then **step0E**)

**step0D** clFETCH, stADDR, br **step00**

**step0E** clFETCH, stEXEC, br **step00**

**step00** br(if notPSWSandFETCH then  
**step00**)

**step01** ldMAR, incPC

**step02** rdMEM, ldMDR,  
br(if notFCBUS then **step02**)

**step03** ldIR23..16

**step04** br(if grinst then **step00**)

**step05** br(if bezadr1 then **step0E**)

**step06** ldMAR, incPC

**step07** rdMEM, ldMDR,  
br(if notFCBUS then **step07**)

**step08** ldIR15..8

br(if jmp2 then **step0E**)

**step09** br(if adr2 then **step0D**)

**step0A** ldMAR, incPC

**step0B** ldMDR, rdMEM

br(if notFCBUS then **step0B**)

**step0C** ldIR7..0

0	1	2	3
ldMAR	incPC	rdMEM	ldMDR

4	5	6	7
ldIR23..16	ldIR15..8	ldIR7..0	

8	9	10	11

12	13	14	15

16	17	18	19

20	21	22	23

br(if jmp3 then **step0E**)

**step0D** clFETCH, stADDR, br **step00**

**step0E** clFETCH, stEXEC, br **step00**

0	1	2	3
ldMAR	incPC	rdMEM	ldMDR

4	5	6	7
ldIR23..16	ldIR15..8	ldIR7..0	clFETCH

8	9	10	11
stADDR	stEXEC	/	/

12	13	14	15

16	17	18	19

20	21	22	23

Сигнал без. скока	CC
bruncnd	1

Сигнал усл. скока	CC
notPSWSandFETCH	2
brgrinst	3
brbezadr1	4
brjmp2	5
bradr2	6
brjmp3	7
brnotfcmem	8

0	1	2	3
ldMAR	incPC	rdMEM	ldMDR

4	5	6	7
ldIR23..16	ldIR15..8	ldIR7..0	clFETCH

8	9	10	11
stADDR	stEXEC	/	/

12	13	14	15
cc			

16	17	18	19
ba			

20	21	22	23
ba			

# Микропрограм

**step00** br(if notPSWSandFETCH then **step0A** ldMAR, incPC  
**step00**)  
**step01** ldMAR, incPC  
**step02** rdMEM, ldMDR,  
br(if notFCBUS then **step02**)  
**step03** ldIR23..16  
**step04** br(if grinst then **step00**)  
**step05** br(if bezadr1 then **step0E**)  
**step06** ldMAR, incPC  
**step07** rdMEM, ldMDR,  
br(if notFCBUS then **step07**)  
**step08** ldIR15..8  
br(if jmp2 then **step0E**)  
**step09** br(if adr2 then **step0D**)

**step0A** ldMAR, incPC  
**step0B** ldMDR, rdMEM  
br(if notFCBUS then **step0B**)  
**step0C** ldIR7..0  
br(if jmp3 then **step0E**)  
**step0D** clFETCH, stADDR, br **step00**  
**step0E** clFETCH, stEXEC, br **step00**