



**Архитектура рачунара**  
- септембарски испитни рок -

1. (5) У процесору су од типова податак подржане 8 битне, 16 битне, 32 битне и 64 битне целобројне величине са знаком. Уколико у датом процесору постоји само један код за операцију множења објаснити шта је све потребно још да постоји у датом процесору како би се обавило множење операнда који могу бити произвољног типа.

2. (5) Написати оптималну секвенцу инструкција која одговара следећој стандардној библиотечкој C функцији која враћа дужину стринга задатог помоћу показивача *str*:

```
int strlen ( const char * str );
```

Аритметичке, логичке и померачке инструкције имају формат: *OC reg, reg/imm* где је *OC* код операције, први операнд који је уједно и одредишни мора бити у регистру (*reg*), док други може бити или у регистру или дат непосредно (*reg/imm*). Инструкција *LOAD* има формат: *LOAD reg, mem* где је првим операндом дат одредишни регистар (*reg*), а другим извориште. Инструкција *STORE* има формат: *STORE reg, mem* где је првим операндом дат изворишни регистар (*reg*), а другим одредиште. За остале инструкција усвојити одговарајући формат. На располагању стоји 16 регистара опште намене (*R0-R15*). Сви подаци и адресе су исте дужине која је једнака адресибилној јединици. На располагању стоје и сложене инструкције. Делимитер краја стринга је карактер *'\0'*.

3. (5) У посматраном рачунарском систему постоји само једна линија по којој улазно/излазни уређаји могу процесору да шаљу захтеве за прекид, док линија за слање сигнала потврде не постоји. У датом систему постоји 4 улазно/излазна уређаја *UI3, UI2, UI1* и *UI0*, при чему приоритет ових уређаја опада од *UI3*, који има највиши приоритет, преко *UI2, UI1* до *UI0*, који има најнижи приоритет. Периферија захтев за прекидом генерише као ниво.

а) Написати одговарајући програм којим се скаче на одговарајућу прекидну рутину уређаја. Узети да се адресе прекидних рутина уређаја (завршавају се *RTI* инструкцијом) налазе у улазима посебно формиране табеле, чија се почетна адреса налази у меморијској локацији означеној са *tabadres*. Формати инструкција и података су као у задатку 2. Приликом приступа и провера користити одговарајуће симболичке константе.

б) Шта би требало променити у програму а) уколико би се захтев за прекидом генерисао као импулс.

4. (15) У рачунарском систему се налази једноадресни процесор, меморија и периферије *PER0, PER1* и *PER2* са придруженим *DMA* контролером. Све компоненте рачунара су повезане системском магистралом са 16 битном адресном и 8 битном магистралом података. Адресирање је на нивоу 8 битних речи. Адресни простор овог рачунара и улазно/излазни адресни простор су раздвојени. Адресе релевантних регистара су:

<i>PER0_CONTROL</i>	<i>FF00h</i>	<i>PER1_CONTROL</i>	<i>FF10h</i>	<i>PER2_CONTROL</i>	<i>FF20h</i>
<i>PER0_STATUS</i>	<i>FF01h</i>	<i>PER1_STATUS</i>	<i>FF11h</i>	<i>PER2_STATUS</i>	<i>FF21h</i>
<i>PER0_DATA</i>	<i>FF02h</i>	<i>PER1_DATA</i>	<i>FF12h</i>	<i>PER2_DATA</i>	<i>FF22h</i>
<i>DMA_PER2_CONTROL</i>	<i>FF30h</i>	<i>DMA_PER2_DATA</i>	<i>FF32h</i>	<i>DMA_PER2_COUNT</i>	<i>FF34h</i>
<i>DMA_PER2_STATUS</i>	<i>FF31h</i>	<i>DMA_PER2_ADDR</i>	<i>FF33h</i>		

У управљачким регистрима бит 7 је *Start* којим се дозвољава почетак операције, бит 0 одређују тип преноса података (0 - улаз (*input*), 1 – излаз (*output*)), бит 1 је *Enable* којим се дозвољава прекид, а у статусним регистрима бит 0 је *Ready* који сигнализира спремност контролера периферије. Бит 2 управљачког регистра *DMA* контролера задаје режим рада (0-блоковски (*burst*), 1-циклус по циклус (*cycle stealing*)).

Написати главни програм и одговарајућу прекидну рутину којима се обавља следећи пренос. Са периферија *PER0* и *PER1* упоредо се учитавају два низа података, *A(i)* и *B(i)* (*i=0..EFh*), респективно. Након учитавања низа периферије треба угасити. На периферију *PER2* треба послати податке који се налазе и у низу *A* и у низу *B*. При слању не треба слати већ послате податке. Након завршеног слања потребно је угасити периферије. Описан пренос треба циклично да се понавља.

Прихватање елемената низа са *PER0* реализовати испитивањем бита спремности, а прихватање елемената низа са *PER1* реализовати коришћењем механизма прекида. Излаз на *PER2* реализовати коришћењем *DMA* контролера у блоковском режиму рада. Процесор поседује два регистра опште намене (*R0* и *R1*) дужине 16 бита. При смештању података у регистре попуњавају се само нижих 8 бита, док се виших 8 бита попуњава нулама. Дозвољено је користи додатних променљивих, али њихове називе треба писати описно и семантички исправно. Програму је за податке додељена нижа половина меморијског адресног простора. Трудити се да временска сложеност програма буде што мања, док просторна сложеност није од интереса.

**Напомене:** На испиту нису дозвољена никаква помоћна средства, ни калкулатори, ни литература. Испит траје 150 минута. Студент је дужан да пише читко и уредно.