



Архитектура и организација рачунара 1 – К1 надокнада

У процесору

рачунара постоји кеш меморија реализована у техници асоцијативног пресликавања са четири улаза. Оперативна меморија је капацитета 16 G бајта и ширине меморијске речи 4 бајта. "Data" део кеш меморије је капацитета 4 K бајта и ширине меморијске речи 4 бајта. Пресликавање је на нивоу блокова величине 1 K бајта. Користи се *write-back* алгоритам за ажурирање садржаја оперативне меморије са *write allocated* политиком довлачења и LRU алгоритам замене.

1. (5) Нацртати структурну шему кеш меморије и оперативне меморије. На слици приказати како се генеришу адресе кеш меморије и оперативне меморије у свим ситуацијама које могу да настану при приступу кеш меморији. Одговор дати табеларно.

Назив компоненте	Тип	Количина	Број улаза/ширина

2. (5) Нацртати структурну шему дела кеш меморије који хардверски реализује LRU алгоритам замене. На слици означити капацитете и ширине поља свих делова. Одговор дати табеларно.

Назив компоненте	Тип	Количина	Број улаза/ширина

Напомена (за 1. и 2.): За сваку компоненту у структурној шеми дати назив (коришћен на слици), тип компоненте (регистар, кодер, RAM, ...), колико пута се дата компонента појављује у шеми, и број улаза односно ширину дате компоненте (неке имају више параметара).

3. (10) Процесор је једноадресни и има 32-битни акумулатор ACC, 32-битни регистар SP који указује на врх стека и 32-битни регистар PC програмски бројач. Стек расте према вишим адресама и регистар SP показује на прву слободну локацију. Почетне вредности ових регистара су ACC=0000FFFFh, SP=20000000h и PC=12345670h. Посматра се следећа секвенца инструкција које процесор генерише:

адреса:	инструкција:	
12345670h	ADD #00000002h	; ACC <= ACC + 2h;
12345672h	JSR 84842000h	; M[SP++] <= PC, PC <= 84842000h;
12345674h	STORE ABCD8000h	; M[ABCD8000h] <= ACC;
12345676h	PUSH	; M[SP++] <= ACC;
12345677h		
...		
84842000h	INC	; ACC <= ACC + 1;
84842001h	RTS	; PC <= M[--SP];

За сваки приступ меморији означити: адресу којој се приступа, тип операције (Rd – Read, Wr – Write), вредност поља Tag и Word, коментар да ли је било сагласности у кеш меморији, време које је било потребно да се дати приступ обави, као и опсег адреса у оперативној меморији којима је приступано у току извршења дате операције. Одговор дати табеларно.

Адреса	Тип	Tag	Word	Коментар	Време	Адресе

Треба претпоставити да се прво пренесе цео блок из оперативне меморије у кеш меморију и обрнуто, па се тек онда приступа локацији, и да се све операције раде секвенцијално. Приликом израчунавања времена потребног да се добије садржај узети у обзир само време утврђивања сагласности у TAG MEMORIJI (t_{SA}), време приступа оперативној меморији (t_{OM}), време приступа DATA MEMORIJI (t_{DM}) и време приступа TAG MEMORIJI (t_{TM}), занемарити времена потребна за остале активности.

Дати садржај свих улаза кеш меморије који су реферисани у датој секвенци, садржаје TAG дела, вредности V (Valid) и D (Dirty) бита, као и вредности LRU бројача после завршетка дате секвенце.

Напомене: На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Колоквијум траје **90 минута**.