



## Организација рачунара – К1

**1.(15)** Посматра се део рачунара који чине меморија и процесор.

Меморија је капацитета  $2^8$  бајтова. Ширина меморијске речи је 1 бајт.

Процесор је са једноадресним форматом инструкција. Подаци су целобројне величине са знаком дужине 1 бајт представљени у другом комплементу.

У процесору постоји програмски бројач PC дужине 1 бајт, адресни регистар меморије MAR дужине 1 бајт, прихватни регистар податка меморије MBR дужине 1 бајт, прихватни регистар инструкције IR дужине 2 бајта, акумулатор A дужине 1 бајт, прихватни регистар податка B дужине 1 бајт, регистри опште намене R0 до R3 дужине 1 бајт, програмска статусна реч PSW дужине 1 бајт, указивач на врх стека SP дужине 1 бајт, регистар броја улаза у табелу са адресама прекидних рутина BR дужине 2 бита и указивач на табелу са адресама прекидних рутина IVTP дужине 1 бајт. Инструкције су дужине 1 или 2 бајта.

Битови 7, 6, 5 и 4 првог бајта инструкције су 0000 за све инструкције скока, док се битовима 3 до 0 првог бајта инструкција специфицира код операције за инструкције скока. Инструкције скока су инструкција условног скока уколико резултат није нула (JNZ), безусловног скока (JMP) и скока на потпрограма (JSR). Адреса скока је дата другим бајтом инструкције. Дужина инструкција је 2 бајта.

Битови 7, 6, 5 и 4 првог бајта инструкције су 1111 за безадресне инструкције, док се битовима 3 до 0 првог бајта инструкција специфицира код операције за безадресне инструкције. Безадресне инструкције су инструкција повратка из потпрограма (RTS) и инструкција повратка из прекидне рутине (RTI). Дужина инструкција је 1 бајт.

Битови 7, 6, 5 и 4 првог бајта инструкције у опсегу вредности 0001 до 1110 специфицирају код операције за адресне инструкције. Адресне инструкције су инструкција преноса у акумулатор (LOAD), инструкције преноса из акумулатора (STORE), аритметичка инструкција одузимања (SUB), логичка инструкција логички производ (AND) и инструкција аритметичког померања удесно за једно место код које резултат остаје само у акумулатору (ASR). Начини адресирања су специфицирани битовима 3 и 2 првог бајта инструкције и то на следећи начин: 00-непосредно адресирање, 01-меморијско директно адресирање, 10-регистарско директно адресирање и 11-регистарско индиректно адресирање са померајем. Код непосредног адресирања 8-битни операнд је дат другим бајтом инструкције. Битови 1 и 0 првог бајта инструкције се не користе. Дужина инструкција је 2 бајта. Код меморијског директног адресирања 8-битна адреса меморијске локације је дата другим бајтом инструкције. Битови 1 и 0 првог бајта инструкције се не користе. Дужина инструкција је 2 бајта. Код регистарског директног адресирања битови 1 и 0 првог бајта инструкције се користе за адресирање једног од регистара опште намене R0 до R3. Дужина инструкција је 1 бајт. Код регистарског индиректног адресирања са померајем 8-битни померај је дат другим бајтом инструкције. Битови 1 и 0 првог бајта инструкције се користе за адресирање једног од регистара опште намене R0 до R3. Дужина инструкција је 2 бајта.

Стек расте према нижим меморијским локацијама, а регистар SP указује на прву слободну меморијску локацију.

Захтеви за прекид долазе од 4 улазно/излазна уређаја по линијама означеним од 0 до 3. По линији 0 стиже захтев за прекид најнижег, а по линији 3 највишег приоритета. Број линије највишег приоритета по којој је стигао захтев за прекид налази се у бинарном облику у регистру BR дужине 2 разреда. Адресе прекидних рутина 4 улазно/излазна уређаја који по линијама означеним од 0 до 3 шаљу захтеве за прекид налазе се у улазима 0 до 3 табеле са адресама прекидних рутина. Адреса дужине 8 бита заузима једну меморијску локацију. Садржај регистра BR представља број улаза у табелу са адресама прекидних рутина. Почетна адреса табеле са адресама прекидних рутина се налази у регистру IVTP дужине 1 бајт. У оквиру хардверског дела опслуживања захтева за прекид на стек са стављају само регистри PC и PSW тим редом.

Нацртати дијаграм тока фаза извршавања инструкције и то: фазе читања инструкције, фазе формирања адресе и читања операнда, фаза извршавања операција LOAD, STORE, SUB, AND, ASR, JNZ, JMP, JSR, RTS и RTI и фазе опслуживања захтева за прекид.

**2.(5)** На асемблеру за процесор из задатка 1 написати секвенцу инструкција која обавља исту операцију као следећи програмски сегмент на језику C:

$$d = (a - b*2 + 3) / 2 + (*c);$$

уколико се променљиве a, b, c и d налази на меморијској локацији 10h, 20h, 30h и 40h, респективно. Регистри опште намене R0 до R3 су доступни за коришћење.

**Напомене:** На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Колоквијум траје 90 минута.