



Организација Рачунара

1.(15) Адресни простор процесора је величине 16GB, адресибилна јединица је 32-битна реч, а вишечерни бројеви се смештају тако да је на нижој адреси нижа реч. Процесор је једноадресни са раздвојеним меморијским и улазно/излазним адресним просторима, а механизам прекида је векторисан. Интерапт вектор (IV) табела има 8 фиксних улаза и почиње од адресе 00000010h. Процесор има две улазне линије IRQM0 и IRQM1 за спољне маскирајуће прекиде, при чему је IRQM0 вишег приоритета и једну улазну линију IRQN за спољне немаскирајуће прекиде, при чему спољни немаскирајући прекиди имају виши приоритет од спољних маскирајућих прекида. Њима су придружени улази 3, 5 и 6 у IV табели, респективно. Улаз 7 се користи у свим осталим случајевима. Прекидне рутине започињу на следећим адресама: 00001100h, 00001105h, 00001103h и 0000110Fh, респективно. Прихвата се прекид истог нивоа приоритета. У PSW-у постоје бити I (*Interrupt Enable*) и T (*Trap Enable*), који се бришу у микропрограму за обраду прекида, као и одређен број L бита, који се ажурирају у микропрограму за обраду прекида. При прекиду се на стеку чувају PC, PSW и ACC тим редом. Стек расте према вишим локацијама, а SP показује на прву слободну локацију на стеку. Акумулатор је 32-битни. Дат је део главног програма на слици 1, прекидне рутине на слици 2, изглед дела меморије почев од адресе 0 дат је на слици 3. Инструкција на адреси 00000100h означена је као 1. (прва) по редоследу извршавања, а свака следећа инструкција која се извршава означена је следећим редним бројем. У току извршавања 2. инструкције стиже захтев за прекид по линији IRQM1, у току 5. по линији IRQM0, а у току 7. по линији IRQN. На почетку су сви бити PSW-а постављени на 0. Инструкције RTI, TRPE, TRPD, INTE и INTD не реагују на прекид.

Слика 1

Адреса	Наредба
00000100h	INTE
00000101h	LOAD 1h
00000103h	INCA
00000104h	TRPE
00000105h	DECA
00000106h	STORE 1h
00000108h	INTD
00000109h	TRPD

Слика 2

Адреса	Наредба
00001100h	INCA
00001101h	RTI
00001103h	DECA
00001104h	RTI
00001105h	POPA
00001106h	INCA
00001107h	INCA
00001108h	PUSHA

Слика 3

Адреса	Садржај
00000000h	00001001h
00000001h	00000001h
00000002h	00001003h
00000003h	00000000h
00000004h	00001000h
00000005h	00000000h

- а) (3)** Нацртати изглед свих 8 улаза у вектор табели, означити адресе релевантних локација и уписати садржаје у њих.
- б) (3)** Написати део програма којим се иницијализују улази 5, 6 и 7 у IVT.
- в) (3)** Написати секвенцу адреса наредби које се редом извршавају, почев од адресе 0100h.
- г) (3)** Приказати садржај свих познатих локација на врху стека након извршавања 6. инструкције. За сачувану вредност PSW дати само вредност бита I, T и L. Назначити у коме смеру расте стек.
- д) (3)** Која ће се вредност налазити на локацији 1h након извршења секвенце под в)?

2. (5) Модули мод3, мод2, мод1 и мод0, од којих је мод3 највишег а мод0 најнижег приоритета, учествују у арбитражи да би могли да реализују циклус на магистрали. Нацртати структуру арбитразора за случај паралелне арбитражије и повезати ове модуле на арбитразор водећи рачуна о њиховим приоритетима. Објаснити како се реализује арбитражија.

Напомене: На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Колоквијум траје 90 минута.