



Организација рачунара – К3

1.(20) Једноадресни процесор са меморијски мапираним улазно/излазним адресним простором, меморија, периферија PER0 (adrCR=FF10h, adrSR=FF11h, adrDR=FF12h), периферија PER1 (adrCR=FF20h, adrSR=FF21h, adrDR=FF22h) и периферија PER2 (adrCR=FF30h, adrSR=FF31h, adrDR=FF32h) са придрженим контролером периферије DMA (adrCR=FF00h, adrSR=FF01h, adrDR=FF02h, adrCNT=FF03h, adrAs=FF04h, adrAd=FF05h) повезани су системском магистралом са 16-битном адресном и 16-битном магистралом података. Адресирање је на нивоу 16-битних речи. Механизам прекида је векторисан, а број улаза у IV табелу је одређен фиксно за сваку периферију. У управљачким регистрима бит 0 је Start којим се дозвољава почетак операције, бит 2 одређује смер операције (0-улаз, 1-излаз), бит 4 је Enable којим се дозвољава прекид, а у статусним регистрима бит 5 је Ready који сигнализира спремност контролера. Бит 5 управљачког регистра DMA контролера задаје режим рада (0-блоковски, 1-циклус по циклус). Написати главни програм и одговарајуће прекидне рутине којима се: упоредо врши учитавање низа A(i) (i=0...FFFh) са PER0 у меморијски блок који почиње од адресе 2000h, и низа B(i) (i=0,..FFFh) са PER1 у меморијски блок почев од адресе 3000h, и низа C(i) (i=0,..FFFh) са PER2 у меморијски блок почев од адресе 4000h. Након учитавања свих низова изврши се следећа операција над њима $A(i) = A(i) - B(i) + C(i)$ (i=0,..FFFh) и резултујући низ се шаље на периферију PER2. Улаз са PER0 реализовати коришћењем механизма прекида, улаз са PER1 реализовати испитивањем бита спремности, улаз са PER2 коришћењем DMA контролера у циклус по циклус режиму рада а излаз на PER2 коришћењем DMA контролера у блоковском режиму рада.

2. (20) У процесору рачунара постоји кеш меморија реализована у техници асоцијативног пресликавања. Оперативна меморија је капацитета 4 Гига бајта и ширине меморијске речи 1 бајт. "Data" део кеш меморије је капацитета 8 Кило бајта и ширине меморијске речи 1 бајт. Пресликање је на нивоу блокова величине 64 бајтова.

(5) Нацртати структурну шему кеш меморије и оперативне меморије. Приказати како се генеришу адресе кеш меморије и оперативне меморије у свим ситуацијама које могу да настану при приступу кеш меморији. Означити све капацитете и ширине поља свих делова кеш меморије и оперативне меморије.

(5) Објаснити како се утврђује да ли у кеш меморији постоји сагласност и како се адресирани бајт податка чита из кеш меморије или уписује у кеш меморију у ситуацији када је утврђено да у кеш меморији постоји сагласност.

(5) Објаснити како се генеришу адресе свих делова кеш меморије и оперативне меморије у ситуацији када је утврђено да у кеш меморији не постоји сагласност и када се блок података из улаза кеш меморије одабраног за замену враћа из кеш меморије у оперативну меморију. Објаснити и механизам којим се обезбеђује да се блок података из улаза кеш меморије одабраног за замену не враћа из кеш меморије у оперативну меморију уколико није било уписа у дати блок. Претпоставити да се број улаза кеш меморије одабраног за замену налази у посебном регистру улаза за замену.

(5) Објаснити како се генеришу адресе свих делова кеш меморије и оперативне меморије у ситуацији када је утврђено да у кеш меморији не постоји сагласност и када се блок података довлачи из оперативне меморије у улаз кеш меморије одабран за замену. Објаснити и како се том приликом врши ажурирање "Tag" дела кеш меморије. Претпоставити да се број улаза кеш меморије одабраног за замену налази у посебном регистру улаза за замену.

Напомене: На испиту нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Испит траје 3 сата.



Организација рачунара – К2

1. (15) Адресни простор процесора је величине 16GB, адресабилна јединица је 32-битна реч, а 64-битни бројеви се смештају тако да је на нижој адреси нижа реч. Процесор је једноадресни, а механизам прекида је векторисан. Интервапт вектор (IV) табела има 8 фиксних улаза и почиње од адресе 10h. Процесор има две улазне линије IRQM0 и IRQM1 за спољне маскирајуће прекиде, при чему је IRQM0 вишег приоритета, и једну улазну линију IRQN за спољне немаскирајуће прекиде. Њима су придружени улази 1, 2 и 3 у IV табелу, респективно. Улаз 5 се користи у свим осталим случајевима. Прекидне рутине започињу на следећим адресама: 1000h, 1003h, 1009h и 1007h, респективно. У PSW-у постоје бити I (*Interrupt Enable*) и T (*Trap*) који се бришу у микропрограму за обраду прекида, као и одређен број L бита. При прекиду се на стеку чувају PSW, PC и ACC тим редом. Стек расте према низим локацијама. Акумулатор је 32-битни. Инструкције INT, INTD, TRPE и TRPD не реагују на прекиде. Не прихвата се прекид истог нивоа приоритета. Не постоји регистар маске IMR. Дат је део главног програма на слици 1 и прекидне рутине на слици 2. Инструкција на адреси 0100h означена је као 1. (прва) по редоследу извршавања, а свака следећа инструкција која се извршава означена је следећим редним бројем. У току извршавања 2. инструкције стиже захтев за прекид по линији IRQM1, у току 4. по линији IRQN, а у току 11. по линији IRQM0. На почетку су сви бити PSW-а постављени на 0.

Слика1		Слика2	
Адреса	Наредба	Адреса	Наредба
0100h	LOAD #1h	0106h	ADD #3h
0102h	TRPE	0108h	INTD
0103h	INTE	0109h	TRPD
0104h	STORE 1h		
		1000h	INTE
		1001h	INCA
		1002h	RTI
		1003h	INCA
		1004h	INTE
		1005h	DECA
		1006h	RTI
		1007h	LOAD 1h
		1009h	INCA
		100Ah	STORE 1h
		100Ch	INCA
		100Dh	RTI

- a)(3)** Нацртати изглед свих 8 улаза у вектор табели, означити адресе релевантних локација и уписати садржаје у њих.
- b)(3)** Написати део програма којим се иницијализује улаз 3 у вектор табели.
- c)(3)** Написати секвенцу адреса наредби које се редом извршавају, почев од адресе 0100h.
- d)(3)** Приказати садржај свих познатих локација на врху стека након извршавања 11. инструкције. За сачувану вредност PSW дати само вредности бита I, T и L. Назначити у коме смеру расте стек.
- e)(3)** Која ће се вредност налазити на локацији 1h након извешења секвенце под c)?

2. (5) Модули мод3, мод2, мод1 и мод0, од којих је мод3 највишег а мод0 најнижег приоритета, учествују у арбитрацији да би могли да реализују циклус на магистрали. Нацртати шему повезивања модула мод3, мод2, мод1 и мод0 са релевантним сигналима за случај серијске арбитрације водећи рачуна о њиховим приоритетима. Објаснити како се реализује арбитрација.