



Организација рачунара – И

1.(20) Једноадресни процесор са меморијски раздвојеним улазно/излазним и адресним простором, меморија, периферија PER0 (adrCR=ff10h, adrSR=ff11h, adrDR=ff12h), периферија PER1 (adrCR=ff20h, adrSR=ff21h, adrDR=ff22h) и периферија PER2 (adrCR=ff30h, adrSR=ff31h, adrDR=ff32h) са придрженим контролором периферије DMA (adrCR=ff00h, adrSR=ff01h, adrDR=ff02h, adrCNT=ff03h, adrAs=ff04h, adrAd=ff05h) повезани су системском магистралом са 16-битном адресном и 16-битном магистралом података. Адресирање је на нивоу 16-битних речи. Механизам прекида је векторисан, а број улаза у IV табелу за PER0, PER1 и PER2 је одређен фиксно и износи 0, 1 и 2 респективно. У управљачким регистрима бит 0 је Start којим се дозвољава почетак операције, бит 1 одређује смер операције (0-улас, 1-излаз), бит 5 је Enable којим се дозвољава прекид, а у статусним регистрима бит 4 је Ready који сигнализира спремност контролера. Бит 3 управљачког регистра DMA контролера задаје режим рада (0-блоковски, 1-циклус по циклус), док бити 2 и 1 вредношћу 10 означавају да се ради трансфер типа меморија-меморија. Написати главни програм и одговарајућу прекидну рутину којима се: прво врши учитавање низа A(i) ($i=0\dots FFh$) са PER0 у меморијски блок који почиње од адресе 1000h, затим коришћењем DMA контролера 100h учитаних података се преноси у меморијски блок који почиње од адресе 2000h, након тога се врши слање пренетих 100h података(почевши од адресе 2000h) на периферију PER1. Улаз са PER0 реализовати механизмом прекида, пренос из меморије у меморију коришћењем DMA контролера који ради у блоковском режиму рада, а излаз на PER1 реализовати испитивањем бита спремности.

2. (20) Рачунар поседује виртуелну меморију страничне организације и јединицу за убрзавање пресликовања виртуелних у физичке адресе (TLB јединица). Виртуелни адресни простор је величине 8 Гбајта и подељен је на странице величине 8 Кбајт. Физички адресни простор је величине 8 Гбајта и подељен је на блокове величине 8 Кбајт. Адресе у виртуелном и физичком адресном простору се односе на речи ширине 2 бајта. TLB јединица је реализована са асоцијативним пресликовањем и може да садржи делове дескриптора 256 страница различитих процеса. Број процеса је 16.

(10) Нацртати табелу страница и TLB јединицу и означити све капацитете и ширине поља.

(5) Објаснити функцију свих делова табеле страница и TLB јединице, као и значење свих поља једног улаза табеле страница и TLB јединице. Објаснити ко и када поставља и користи свако од поља улаза табеле страница и TLB јединице.

(5) Објаснити цео поступак пресликовања виртуелне у физичку адресу и у оквиру тога прецизно објаснити:

1. Шта се све ради када се утврђује да у TLB јединици постоји дескриптор странице, као и шта се од тога ради хардверски а шта софтверски.

2. Шта се све ради када се утврђује да у TLB јединици не постоји дескриптор странице, као и шта се од тога ради хардверски а шта софтверски. Навести шта се ради у двема ситуацијама које том приликом могу да настану и то једанпут када је страница у меморији и други пут када страница није у меморији, као и шта се од тога ради хардверски а шта софтверски.

3. Шта се све ради када процес, који је био блокиран због тога што дескриптор странице није био у TLB јединици и страница није била у меморији, постане деблокиран, добије процесор и поново покуша превођење исте виртуелне у физичку адресу, као и шта се од тога ради хардверски а шта софтверски.

Напомене: На испиту нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Испит траје 3 сата.



Организација рачунара – К2

1. (15) Адресни простор процесора је величине 8GB, адресибилна јединица је 16-битна реч, а вишеречни бројеви се смештају тако да је на нижој адреси нижа реч. Процесор је једноадресни са раздвојеним меморијским и улазно/излазним адресним просторима, а механизам прекида је векторисан. IV (*Interrupt Vector*) табела почиње од адресе на коју указује регистар IVTP (*Interrupt Vector Table Pointer*), а регистар IVTP има вредност 2. Процесор има три улазне линије IRQ0, IRQ1 и IRQ2 за спољне маскирајуће прекиде, при чему је IRQ0 највишег приоритета, а IRQ2 најнижег приоритета, на које су везане периферије PER0, PER1 и PER2, респективно, којима треба доделити улазе 5, 6 и 7 у вектор табели, и којима одговарају прекидне рутине на адресама 1000h, 1005h и 100Ah, респективно. Адресе 8-битних регистара у којима се чувају бројеви улаза су 3h, 5h и 7h, респективно. Не прихвата се прекид истог нивоа приоритета. Улаз 0 у IV табелу се користи у свим осталим случајевима. У PSW-у постоји бит I (*Interrupt Enable*) који се брише у микропрограму за обраду прекида, као и одређен број L бита. При прекиду се на стеку чувају PC, PSW и ACC тим редом. Стек расте према низким локацијама, а SP показује на последњу заузету локацију. Акумулатор је 16-битни. Дат је део главног програма на слици 1, прекидне рутине на слици 2, изглед дела меморије почев од адресе 0 дат је на слици 3. Инструкција на адреси 0100h означена је као 1. (прва) по редоследу извршавања, а свака следећа инструкција која се извршава означена је следећим редним бројем. У току извршавања 2. инструкције стиже захтев за прекид по линији IRQ2, у току 5. по линији IRQ0, а у току 7. по линији IRQ1. На почетку су сви бити PSW-а постављени на 0. У регистру маске IMR бит i одговара линији IRQi; вредност овог регистра је 6h. Инструкције RTI, INTE и INTD не реагују на прекид.

Слика 1

Адреса Наредба
0100h INTE
0101h LOAD 1h
0103h INCA
0104h DECA
0105h STORE 1h
0107h INTD

Слика 2

Адреса Наредба
1000h INCA
1001h STORE 1h
1003h DECA
1004h RTI
1005h POPA
1006h STORE 1h
1008h PUSHA

Слика 3

Адреса Садржај
0000h 1001h
0001h 0001h
0002h 1003h
0003h 0000h
0004h 1000h
0005h 0000h

- a) (3) Написати део програма којим се додељују бројеви улаза наведеним периферијама.
b) (4) Нацртати изглед првих 8 улаза у вектор табели, означити адресе релевантних локација и уписати садржаје у њима.
c) (4) Написати секвенцу адреса наредби које се редом извршавају, почев од адресе 0100h.
d) (4) Приказати садржај свих познатих локација на врху стека након извршавања 8. инструкције. За сачувану вредност PSW дати само вредност бита I и L. Назначити у коме смеру расте стек.

2. (5) Модули мод3, мод2, мод1 и мод0, од којих је мод3 највишег а мод0 најнижег приоритета, учествују у арбитрацији да би могли да реализују циклус на магистрали.

Нацртати структуру арбитратора за случај паралелне арбитрације и повезати ове модуле на арбитратор водећи рачуна о њиховим приоритетима. Објаснити како се реализује арбитрација.