



Основи рачунарске технике 1

Напомене:

На испиту нису дозвољена никаква помоћна средства, ни калкулатори ни литература.

Потребно је на свесци назначити да ли желите да Вам се призна други колоквијум (у том случају не треба да радите задатке 3 и 4). На трећем делу - испиту (задачи 5, 6 и 7), мора се имати најмање 20 поена.


Поени са првог колоквијума, као предиспитне обавезе, важе до фебруарског рока школске 2012/13.год. и учествују у коначној оцени са 30%.

Испит траје 3 сата.

=====


3. (Кол.2) (15) На улазе комбинационе мреже долази 5 улазних сигнала, означених са x_1, x_2, x_3, x_4 и x_5 . Улази мреже представљају бинарну представу часова на часовнику који приказује 24-часовно време (од 0 до 23 часова). На улазу комбинационе мреже могу да се појаве све комбинације вектора са 5 улазних сигнала. Комбинациона мрежа претвара 24-часовно време на улазу у три излазна сигнала. Излази мреже z_1, z_2 и z_3 , представљају сигнале „доба дана“, тако да активан сигнал z_1 треба да означава пре подне (АМ, 0-11), активан сигнал z_2 после подне (ПМ, 12-23), а активан сигнал z_3 сигнал грешке (све остале комбинације вектора на улазу, почев од 25). 24. час на улазу се сматра за почетак новог дана (односно на излазу показује исто као и 0 часова). Пројектовати ову комбинациону мрежу користећи стандардне елементе, а затим реализовати ову мрежу користећи што мањи број двоулазних НИЛИ елемената. Подразумевати да су расположиве и директне и комплементарне вредности променљивих.

4. (Кол.2) (15) Конструисати структурну шему тактоване секвенцијалне мреже задате графом прелаза/излаза, која има два улазна сигнала x_1 и x_2 и два излазна сигнала z_1 и z_2 . Реализовати ову секвенцијалну мрежу користећи што мање D флип флопова код којих је 1 активна вредност улазних сигнала и што мањи број НЕ, И и ИЛИ елемената са произвољним бројем улаза. Подразумевати да на улазе могу да долазе комплементи.



5. (ИСПИТ) (15) Одредити функцију f која реализује комбинациона мрежа са слике и написати је у облику минималне ДНФ.

За сваки елемент у комбинационој мрежи потребно је извести закон функционисања користећи таблицу и формуле које дефинишу излазне функције.



6. (ИСПИТ) (15) Реализовати један разред регистра са серијским уписом улево, декрементирањем и брисањем помоћу Т флип-флопова код којих је 0 активна вредност улазних сигнала и што мање НЕ, И и ИЛИ елемената. У поступку реализације потребно је посебним комбинационим таблицама прелаза/излаза и побуда представити законе функционисања једног разреда регистра са серијским уписом улево, декрементирањем и брисањем помоћу Т флип-флопова, извести израз за сигнал побуде T_i за све три функције, формирати обједињени сигнал побуде T_i и нацртати структурну шему таквог једноразредног регистра.

7. (ИСПИТ) (10) Дат је меморијски модул $128M \times 8$ бита (слика 1). Меморијски модул има следеће линије: A - адресне линије, DI - улазне линије података, DO - излазне линије података и управљачке линије CS и \overline{WR}/RD . На адресне линије A (*address*) се доводи адреса меморијске локације у коју треба уписати бинарну реч или са које треба прочитати бинарну реч. На улазне линије података DI (*data input*) се доводи бинарна реч коју треба уписати у меморијску локацију на адреси одређеној садржајем на адресним линијама A . На излазним линијама података DO (*data output*) се добија бинарна реч која је прочитана из меморијске локације са адресе одређене садржајем на адресним линијама A . На управљачку линију CS (*chip select*) се доводи вредност 1, када са датим меморијским модулом треба реализовати упис или читање. Када је на линији CS вредност 0, нема уписа садржаја са улазних линија података DI , а излазне линије података DO се налазе у трећем стању (стању високе импедансе). На управљачку линију \overline{WR}/RD (*write/read*) се доводи вредност 0 када садржај са улазних линија података DI треба да се упише у меморијску локацију одређену садржајем на адресним линијама A . Да би се упис реализовао потребно је и да се на линији CS налази вредност 1. У супротном случају, нема уписа. На управљачку линију \overline{WR}/RD се доводи вредност 1 када треба да се прочита садржај меморијске локације одређен садржајем на адресним линијама A . Да би се на излазним линијама података DO појавио прочитани садржај, потребно је и да се на линији CS налази вредност 1. У супротном случају, излазне линије података DO се налазе у трећем стању (стању високе импедансе).

а) Коришћењем меморијских модула $128M \times 8$ бита (слика 1) реализовати меморију четвороструко веће ширине меморијске речи $128M \times 32$ бита (слика 2).

б) Коришћењем меморијских модула $128M \times 32$ бита (слика 2) реализовати меморију двоструко већег адресног простора $256M \times 32$ бита (слика 3).

