

JOVAN ĐORĐEVIĆ

**ARHITEKTURA
I
ORGANIZACIJA
RAČUNARA**

Beograd 2006.

SADRŽAJ

SADRŽAJ	I
1 PROCESOR	3
1.1 ARHITEKTURA I ORGANIZACIJA PROCESORA.....	3
1.2 OPERACIONA JEDINICA	11
1.2.1 OPERACIONA JEDINICA SA DIREKTNIM VEZAMA.....	11
1.2.1.1 Struktura operacione jedinice	11
1.2.1.2 Algoritam generisanja upravljačkih signala.....	13
1.2.2 OPERACIONA JEDINICA SA JEDNOM MAGISTRALOM.....	19
1.2.2.1 Struktura operacione jedinice	19
1.2.2.2 Algoritam generisanja upravljačkih signala.....	20
1.2.3 OPERACIONA JEDINICA SA DVE MAGISTRALNE.....	25
1.2.3.1 Struktura operacione jedinice	25
1.2.3.2 Algoritam generisanja upravljačkih signala.....	27
1.2.4 OPERACIONA JEDINICA SA TRI MAGISTRALNE.....	32
1.2.4.1 Struktura operacione jedinice	32
1.2.4.2 Algoritam generisanja upravljačkih signala.....	34
1.3 UPRAVLJAČKA JEDINICA	39
1.3.1 Ožičena realizacija	39
1.3.1.1 Upravljačka jedinica bez spajanja koraka	40
1.3.1.2 Upravljačka jedinica sa spajanjem koraka	47
1.3.2 Mikroprogramaska realizacija.....	52
1.3.2.1 Mikroprogramaska realizacija sa dva tipa mikroinstrukcija	52
1.3.2.2 Mikroprogramaska realizacija sa jednim tipom mikroinstrukcija.....	62
1.3.2.3 Kodiranje upravljačkih signala operacione jedinice	67
1.3.2.3.1 Mikroprogramaska realizacija sa vertikalnim formatom mikroinstrukcija	67
1.3.2.3.2 Mikroprogramaska realizacija sa mešovitim formatom mikroinstrukcija.....	78
1.3.2.3.3 Mikroprogramaska realizacija sa nanoprogramiranjem.....	85
2	93

1 PROCESOR

U ovoj glavi se razmatra jedan pristup organizacije procesora po kome se procesor sastoji iz dve jedinice i to operacione jedinice i upravljačke jedinice. Operaciona jedinica je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice. Upravljačka jedinica je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala operacione jedinice na osnovu algoritama operacija i signala logičkih uslova. Najpre se daju osnovni elementi arhitekture i organizacije procesora koji se koristi za ilustraciju razmatranih pristupa realizacije operacione jedinice i upravljačke jedinice, a zatim posebno razmatraju neki pristupi realizacije operacione jedinice i upravljačke jedinice.

1.1 ARHITEKTURA I ORGANIZACIJA PROCESORA

U ovom odeljku se daju arhitektura i neki elementi organizacije procesora koji se koristi za ilustraciju razmatranih pristupa realizacije operacione jedinice i upravljačke jedinice.

Procesor je sa jednoadresnim formatom instrukcija. Dužina instrukcije je promenljiva i kreće se od 1, 2 do N memorijskih reči. Prva reč uvek specificira kod operacije. Bezadresne instrukcije su instrukcija povratka iz potprograma (RTS) i povratka iz prekidne rutine (RTI). Dužina instrukcija je jedna memorijska reč. Instrukcije skoka su instrukcija uslovnog skoka ukoliko je rezultat nula (JZ), bezuslovnog skoka (JMP) i skoka na potprograma (JSR). Kod ovih instrukcija druga i sledećih nekoliko reči specificiraju adresu skoka. Adresne instrukcije su instrukcija prenosa u akumulator (LOAD), instrukcija prenosa iz akumulaatora (STORE), aritmetička instrukcija sabiranja (ADD), logička instrukcija logički proizvod (AND) i instrukcija aritmetičkog pomeranja udesno za jedno mesto (ASR). Kod ovih instrukcija druga reč specificira način adresiranja i adresu registra opšte namene. Kod registarskih adresiranja dužina instrukcije je dve reči. Kod memorijskih adresiranja treća i sledećih nekoliko reči specificiraju adresu, pomeraj ili neposrednu veličinu. Podaci su celobrojne veličine bez znaka dužine koja odgovara širina memorijske reči.

Načini adresiranja su specificirani sa nekoliko bitova druge reči instrukcije i to: registarsko direktno adresiranje, registarsko indirektno adresiranje, registarsko indirektno adresiranje sa postdekrementiranjem, registarsko indirektno adresiranje sa preinkrementiranjem, memorijsko direktno adresiranje, memorijsko indirektno adresiranje, registarsko indirektno sa pomerajem i neposredno adresiranje. Kod adresiranja koja koriste neki od registara opšte namene R adresa registra se specificira preostalim bitovima druge reči instrukcije. Kod registarskog direktnog adresiranja, registarskog indirektnog adresiranja, registarskog indirektnog adresiranja sa postdekrementiranjem i registarsko indirektno adresiranje sa preinkrementiranjem dužina instrukcije je dve reči. Kod memorijskog direktnog i memorijskog indirektnog adresiranja treća i preostale reči instrukcije sadrže adresu memorijske lokacije. Bitovi druge reči koji sadrže adresu registra opšte namene se ne koriste. Kod registarskog indirektnog adresiranja sa pomerajem treća i preostale reči instrukcije sadrže pomeraj. Bitovi druge reči koji sadrže adresu registra opšte namene se koriste. Kod neposrednog adresiranja treća i preostale reči instrukcije sadrže podatak. Bitovi druge reči koji sadrže adresu registra opšte namene se ne koriste.

U procesoru postoji programski brojač PC, adresni registar memorije MAR, prihvatni registar podatka memorije MBR, prihvatni registar instrukcije IR dužine N memorijskih reči,

akumulator A, prihvatni registar podatka B, registri opšte name R, programska statusna reč PSW, ukazivač na vrh steka SP, registar broja ulaza u tabelu sa adresama prekidnih rutina BR i ukazivač na tabelu sa adresama prekidnih rutina IVTP. Svi registri sam registra IR su dužine koja odgovara širina memorijske reči, dok je registar IR dužine 1, 2 do N memorijskih reči.

Stek raste prema nižim memorijskim lokacijama, a registar SP ukazuje na prvu slobodnu memorijsku lokaciju.


Zahtevi za prekid dolaze od 4 ulazno/izlazna uređaja po linijama označenim od 0 do 3. Po liniji 0 stiže zahtev za prekid najnižeg, a po liniji 3 najvišeg prioriteta. Broj linije najvišeg prioriteta po kojoj je stigao zahtev za prekid nalazi se u binarnom obliku u registru BR dužine 2 razreda. Adrese prekidnih rutina 4 ulazno/izlazna uređaja koji po linijama označenim od 0 do 3 šalju zahteve za prekid nalaze se u ulazima 0 do 3 tabele sa adresama prekidnih rutina. Sadržaj registra BR predstavlja broj ulaza u tabelu sa adresama prekidnih rutina. Početna adresa tabele sa adresama prekidnih rutina se nalazi u registru IVTP. U okviru hardverskog dela opsluživanja zahteva za prekid na stek sa stavljaju samo registri PC i PSW.

Najpre treba nacrtati dijagram toka faza izvršavanja instrukcije i to: faze čitanja instrukcije, faze formiranja adrese i čitanja operanda, faza izvršavanja operacija LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTS i RTI i faze opsluživanja zahteva za prekid. Dijagram toka izvršavanja instrukcije je dat na slikama 1.a, 1.b, 1.c i 1.d. Izvršavanje instrukcije se sastoji iz četiri faze: čitanje instrukcije (slika 1.a), formiranje adrese i čitanje operanda (slika 1.b), izvršavanje operacija (slika 1.c) i opsluživanje prekida (slika 1.d).

čitanje instrukcije (slika 1.a)

Instrukcija se čita iz memorije počev od adrese na koju ukazuju trenutka vrednost programskog brojača PC. Čita se reč po reč i posle svake pročitane reči vrednost PC se inkrementira. Pročitane reči instrukcije se smeštaju u registre IR1, IR2 do IRN koji čine prihvatni registar instrukcije IR. Broj pročitanih reči zavisi od instrukcije. Bezadresne instrukcije sadrže samo kod operacije, pa zato treba pročitati samo jednu reč. Ove instrukcije ne prolaze kroz fazu *formiranje adrese i čitanje operanda*, pa zato posle čitanja jedne reči treba odmah preći na fazu *izvršavanje operacija*. Instrukcije skoka sadrže kod operacije i adresu skoka, pa zato treba pročitati nekoliko reči i to prvu reč koja sadrži kod operacije i drugu i nekoliko sledećih nekoliko reči specificiraju adresu skoka. Ove instrukcije, takođe, ne prolaze kroz fazu *formiranje adrese i čitanje operanda*, pa zato posle čitanja odgovarajućeg broja reči treba odmah preći na fazu *izvršavanje operacija*. Adresne instrukcije obavezno sadrže dve reči i to prvu reč koja specificira kod operacije i drugu reč koja specificira način adresiranja i adresu registra opšte namene. Kod registarskih adresiranja dužina instrukcije je dve reči, dok kod memorijskih adresiranja treća i sledećih nekoliko reči specificiraju adresu, pomeraj ili neposrednu veličinu. Zbog toga kod ovih instrukcija posle čitanja dve reči kod registarskih adresiranja i treće i nekoliko sledećih reči kod memorijskih adresiranja treba preći na fazu *formiranje adrese i čitanje operanda*. Prilikom čitanja reči instrukcije formiraju se signali dužine instrukcije I1, I2 do IN, koji predstavljaju signale logičkih uslova. Ovi signali označavaju da je dužina instrukcije jedna, dve do N reči i samo jedan od njih ima aktivnu vrednost. U slučaju bezadresnih instrukcija posle čitanja prve reči koja sadrži kod operacije treba da se formira aktivna vrednost signala I1. U slučaju instrukcija skoka treba posle čitanja prve reči koja sadrži kod operacije da se formira aktivna vrednost signala jednog od signala dužine instrukcije. Ako je, na primer, dužina instrukcije skoka tri reči signal I3 treba da bude aktivan a ostali signali dužina instrukcije neaktivni. U slučaju adresnih instrukcija treba posle čitanja prve reči koja sadrži kod operacije da se formira neaktivna vrednost signala I1. Na osnovu neaktivne vrednosti signala I1 treba da se pročita druga reč instrukcije koja sadrži specifikaciju način adresiranja i adresu registra opšte namene. Na osnovu specifikacije načina

adresiranja treba da se formira aktivna vrednost signal I2 za registarska adresiranja i neaktivna vrednost signala I2 i aktivna vrednost jednog od signala dužine instrukcije za memorijska adresiranja. Ako je, na primer, dužina adresnih instrukcija sa memorijskim adresiranjima četiri reči, signal I4 treba da bude aktivan a ostali signali dužina instrukcije neaktivni.



Slika 1.a Dijagram toka – faza čitanje instrukcije

Obavezno se čita prva reč instrukcije koja specificira kod operacije. U okviru toga se, najpre, PC prebacuje u MAR i inkrementira sadržaj PC. Iz memorije M se, zatim, sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR. Sadržaj registra MBR se, na kraju, prebacuje u registar IR1.

Sada se vrši provera signala logičkog uslova I1. Ukoliko se radi o bezadresnoj instrukciji signal I1 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o instrukcijama skoka ili adresnim instrukcijama signal I1 je neaktivan, pa se prelazi na čitanje druge reči instrukcije. Čitanje druge reči instrukcije se realizuje na sličan način kao i čitanje prve reči instrukcije. Druga reč instrukcije se upisuje u registar IR2.


Sada se vrši provera signala logičkog uslova I2. Ukoliko se radi o adresnoj instrukciji sa nekim od registarskih adresiranja, signal I2 je aktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b). Ukoliko se radi o instrukciji skoka čija je dužina, na primer, tri reči ili o adresnoj instrukciji sa nekim od memorijskih adresiranja čija je dužina, na primer, četiri reči, signal I2 je neaktivan, pa se prelazi na čitanje treće reči instrukcije. Čitanje treće reči instrukcije se realizuje na sličan način kao i čitanje prve i druge reči instrukcije. Treća reč instrukcije se upisuje u registar IR3.

Sada se vrši provera signala logičkog uslova I3. Ukoliko se radi o instrukciji skoka čija je dužina, na primer, tri reči, signal I3 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o adresnoj instrukciji sa nekim od memorijskih adresiranja čija je dužina, na primer, četiri reči, signal I3 je neaktivan, pa se prelazi na čitanje četvrte reči instrukcije. Čitanje četvrte reči instrukcije se realizuje na sličan način kao i čitanje prve, druge ili treće reči instrukcije. Četvrta reč instrukcije se upisuje u registar IR4.

Sada se vrši provera signala logičkog uslova I4. Ukoliko se radi o adresnoj instrukciji sa nekim od memorijskih adresiranja čija je dužina, na primer, četiri reči, signal I4 je aktivan, pa se prelazi na korak korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b). U slučaju da se radi o instrukcijama čija je dužina veća od četiri reči, na sličan način bi se pročitale i upisale u registre IR5 do IRN i preostale reči instrukcije.

formiranje adrese i čitanje operanda (slika 1.b)

Formiranje adrese i čitanje operanda se realizuje samo za adresne instrukcije i to od koraka 2 po posebnom algoritmu za svaki od načina adresiranja prolaskom kroz odgovarajuće korake. Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova načina adresiranja aktivan. Aktivna vrednost jednog od signala načina adresiranja dirreg, indreg, postdecr, preincr, dirmem, indmem, indregpom i immed određuje da je specificirano registarsko direktno adresiranje, registarsko indirektno adresiranje, registarsko indirektno adresiranje sa postdekrementiranjem, registarsko indirektno adresiranje sa preinkrementiranjem, memorijsko direktno adresiranje, memorijsko indirektno adresiranje, registarsko indirektno sa pomerajem i neposredno adresiranje, respektivno.



Slika 1.b Dijagram toka – faza formiranje adrese i čitanje operanda

Ukoliko je signal dirreg aktivan, radi se o registarskom direktnom adresiranju. Operand je tada u registru opšte namene R_i određenom vrednošću druge grupe bitova druge reči instrukcije iz registra IR2. Selektovani registar opšte namene R_i se prebacuje u registar B.

Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal indreg aktivan, radi se o registarskom indirektnom adresiranju. Operand je tada u memoriji na adresi koja se nalazi u registru opšte namene R_i određenom vrednošću druge grupe bitova druge reči instrukcije iz registra IR2. Selektovani registar opšte namene R_i se prebacuje u registar MAR i prelazi se na korak 3.

Počev od koraka 3 se za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Zbog toga se ovde vrši provera signala operacije STORE. Ukoliko je njegova vrednost 0, iz memorije M se sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR, a zatim se sadržaj registra MBR prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c). Ukoliko je vrednost signala STORE 0, odmah se prelazi na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal postdecr ili preincr aktivan, radi se o registarskom indirektnom adresiranju sa postdekrementiranjem ili registarskom indirektnom adresiranju sa preinkrementiranjem, respektivno. U oba slučaja je, kao i kod registarskog indirektnog adresiranja, operand u memoriji na adresi koja se nalazi u registru opšte namene R_i određenom vrednošću druge grupe bitova druge reči instrukcije iz registra IR2. Selektovani registar opšte namene R_i se prebacuje u registar MAR i prelazi se na korak 3 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Razlika u odnosu na registarsko indirektno adresiranje je samo u tome da se kod registarskog indirektnog adresiranja sa postdekrementiranjem sadržaj registra R_i najpre prebaci u registar MAR a zatim se dekrementiranjem umanjuje za 1, dok se kod registarskog indirektnog adresiranja sa preinkrementiranjem sadržaj registra R_i najpre inkrementiranjem uveća za 1 a zatim prebaci u registar MAR. Sadržaj registra R_i se umanjuje ili uvećava za 1, jer se to čini za dužinu operanda, čija je dužina, izražena u broju memorijskih reči, jedna reč. Treba uočiti da je uzeto da su registri opšte namene realizovani kao registarski fajl i da ne postoji mogućnost da se u okviru registarskog fajla vrši dekrementiranje i inkrementiranje pojedinačnih registara. S toga je uzeto da se registar R_i prebacuje u registar B, da se sadržaj registra B dekrementira ili inkrementira i da se dobijena vrednost upisuje u registar R_i .

Ukoliko je signal dirmem aktivan, radi se o memorijskom direktnom adresiranju. Operand je tada u memoriji na adresi koja se nalazi u razredima IR3 i IR4 označenim sa IR_DA čiji se sadržaj prebacuje u registar MAR i prelazi na korak 4 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal indmem aktivan, radi se o memorijskom indirektnom adresiranju. Operand je tada u memoriji na adresi određenoj sadržajem memorijske lokacije čija se adresa nalazi u registrima IR3 i IR4 označenim sa IR_DA. Stoga se, najpre, sadržaj ovih registara prebacuje u registar MAR, pa se iz memorije M sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR. Operand je u memoriji na adresi koja se nalazi u registru MBR čiji se sadržaj prebacuje u registar MAR i prelazi na korak 3 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal indregpom aktivan, radi se o registarskom indirektnom adresiranju sa pomerajem. Operand je tada u memoriji na adresi koja se dobija sabiranjem sadržaja registra opšte namene R_i određenog vrednošću druge grupe bitova druge reči instrukcije iz registra IR2, dok se pomeraj nalazi u registrima IR3 i IR4 označenim sa IR_DA. Dobijena adresa se

prebacuje u registar MAR i prelazi na korak 4 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 5 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal *immed* aktivan, radi se o neposrednom adresiranju. Operand se tada nalazi u registrima IR2 i IR3 označenim sa *IR_DA*, čiji se sadržaj prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

izvršavanje operacija (slika 1.c)

Izvršavanje operacija se realizuje počev od koraka 4 po posebnom algoritmu za svaku od navedenih operacija prolaskom kroz odgovarajuće korake. Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova operacija aktivan. Aktivna vrednost jednog od signala operacija LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI ili RTS određuje da je specificirana operacija prenosa u akumulator, operacija prenosa iz akumulatora, aritmetička operacija sabiranja, logička operacija logički proizvod, operacija aritmetičkog pomeranja udesno za jedno mesto, uslovnog skoka ukoliko je rezultat nula, bezuslovnog skoka, skoka na potprograma, povratka iz prekidne rutine i povratka iz potprograma, respektivno.

Ukoliko je signal LOAD aktivan, sadržaj registra B se prebacuje u registar akumulatora A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal STORE aktivan, sadržaj registra akumulatora A se prebacuje u registar opšte namene R_i određen vrednošću druge grupe bitova druge reči instrukcije iz registra IR2, ukoliko je specificirano direktno registarsko adresiranje ili u memorijsku lokaciju, čija se adresa nalazi u registru MAR, ukoliko je specificirano neko od memorijskih adresiranja. Neposredno adresiranje nije dozvoljeno za određeni operand i zato se uzima da se u slučaju da se u instrukciji STORE pojavi neposredno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal *immed* aktivan. Ukoliko jeste, specificirano je neposredno adresiranje, pa se faza *izvršavanja operacija* završava i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal *immed* neaktivan, proverava se da li je signal *regdir* aktivan. Ukoliko jeste, registarsko direktno adresiranje je specificirano, pa se sadržaj registra A upisuje u registar opšte namene R_i određen vrednošću druge grupe bitova druge reči instrukcije iz registra IR2 i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko nije, neko od memorijskih adresiranja je specificirano, pa se sadržaj registra A prebacuje u registar MBR i upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 7 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal ADD aktivan, sabiraju se sadržaji registara A i B i rezultat upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal AND aktivan, logička I operacija se realizuje nad sadržajima registara A i B i rezultat upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal ASR aktivan, sadržaj B se aritmetički pomera udesno za jedno mesto i upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal JZ aktivan, uslovni skok na osnovu vrednosti signala logičkog uslova rezultata operacija *eql* se realizuje. Signali logičkih uslova rezultata operacija *eql* (rezultat

nula), neq (rezultat nije nula), gtr (rezultat veći od nule), lss (rezultat manji od nule) itd. se formiraju na osnovu vrednosti indikatora N, Z, C i V registra programske statusne reči PSW. Signal rezultata operacija eql ima vrednost 1 ukoliko je rezultat zadnje izvršene instrukcije 0 i vrednost 0 ukoliko rezultat zadnje izvršene instrukcije nije 0. Ukoliko je signal eql 0, uslov za skok nije ispunjen. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal eql 1, uslov za skok je ispunjen, pa se sadržaj registara IR2 i IR3 označeni sa IR_JA, koji predstavlja adresu skoka, upisuje u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).



Slika 1.c Dijagram toka – faza izvršavanje operacija

Ukoliko je signal JMP aktivan, безусловni skok se realizuje. Sadržaj registara IR2 i IR3 označeni sa IR_JA, koji predstavlja adresu skoka, upisuje se u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal JSR aktivan, skok na potprogram se realizuje. U okviru toga se sadržaj registra PC stavlja na stek. Najpre se prebacuje sadržaja registar SP u registar MAR, dekrementira sadržaj registra SP i prebacuje sadržaj registra PC u registar MBR. Zatim se sadržaj registra MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Na kraju se sadržaj registara IR2 i IR3 označeni sa IR_JA, koji predstavlja adresu skoka, upisuje se u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na prvu slobodnu lokaciju. S toga se prilikom upisa na stek, prvo sadržaj registra SP prebacuje u registar MAR i posle toga inkrementira. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal RTI aktivan, povratak iz prekidne rutine se realizuje. U okviru toga se sadržajima sa steka restauriraju sadržaji registara PSW i PC. Najpre se sadržaj registra SP inkrementira i prebacuje u registar MAR. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR. Na kraju se sadržaj registra MBR upisuje u registar PSW. Na isti način se sa steka čita još jedna reč i upisuje u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na prvu slobodnu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo inkrementira sadržaj registra SP i posle toga prebacuje u registar MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal RTS aktivan, povratak iz potprograma se realizuje. U okviru toga se sadržajem sa steka restaurira sadržaj registra PC. Ovo se realizuje na identičan kao i u slučaju instrukcije RTI. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

opsluživanje prekida (slika 1.d)

Oppluživanje prekida se realizuje počev od koraka 5.



Slika 1.d Dijagram toka – faza opsluživanje prekida

Ukoliko je signal PREKID 0, u toku izvršavanja prethodnih faza nije došlo do generisanja signala prekida, pa se faza *opsluživanje prekida* završava i prelazi se na korak 1 i fazu *čitanje instrukcije* (slika 1.a).

Ukoliko je signal PREKID 1, u toku izvršavanja prethodnih faza došlo je do generisanja signala prekida, pa se prelazi na korake u okviru kojih se na steku najpre čuvaju sadržaji registara PC i PSW i potom utvrđuje adresa prekidne rutine i upisuje u registar PC. Čuvanje sadržaja registra PC na steku se realizuje na identičan način kao i u slučaju instrukcije JSR. Na isti način se na stek stavlja i sadržaj registra PSW. Adrese prekidnih rutina se nalaze u ulazima tabele sa adresama prekidnih rutina. Broj ulaza u tabelu je dat sadržajem registra BR, a početna adresa tabele sadržajem registra IVTP. Najpre se sadržaj registra BR prebacuje u registar B, pa se sadržaj registra B pomeranjem ulevo za jedno mesto množi sa dva. Time se broj ulaza pretvara u pomeraj. Potom se sabiranjem sadržaja registara IVTP i B i smeštanjem u registar MAR dobija adresa na kojoj se nalazi adresa prekidne rutine. Sa te i sledeće adrese iz memorije se čitaju dva bajta i upisuju u registar PC.

Faza *opsluživanje prekida* je time završena i prelazi se na korak 1 i *fazu čitanje instrukcije* (slika 1.a).

Treba uočiti da se javljaju dve situacije vezane za vrednost registra PC po završetku faze *opsluživanje prekida* i prelaska na korak 1 i *fazu čitanje instrukcije* (slika 1.a). Ukoliko je signal PREKID bio 0, u registru PC je adresa prve sledeće instrukcije posle instrukcije koja je izvršena. Ukoliko je signal PREKID bio 1, u registru PC je adresa prve instrukcije prekidne rutine.

1.2 OPERACIONA JEDINICA


U ovom odeljku se razmatraju realizacije operacionih jedinica kod kojih su prekidačke mreže povezane direktno i pomoću jedne, dve i tri interne magistrale.

1.2.1 OPERACIONA JEDINICA SA DIREKTNIM VEZAMA

U ovom odeljku se razmatraju struktura upravljačke jedinice i algoritam generisanja upravljačkih signala.

1.2.1.1 Struktura operacione jedinice

Struktura operacione jedinice sa direktnim vezama je data na slici 2.



Slika 2 Operaciona jedinica sa direktnim vezama

1.2.1.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 1) i dat u obliku sekvence upravljačkih signala po koracima (tabela 1).

U sekvenci upravljačkih signala po koracima se koriste iskazi za signale i skokove. Iskazi za signale su oblika

signali.

Ovaj iskaz sadrži spisak upravljačkih signala operacione jedinice i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

br step_A,

br (*if* **uslov** *then* step_A) i

br (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{An})).

Prvi iskaz sadrži korak step_A na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step_A i određuje korak step_A na koji treba preći ukoliko signal **uslov** ima aktivnu vrednost i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov**₁, ..., **uslov**_n i korake step_{A1}, ..., step_{An} i određuje na koji od koraka step_{A1}, ..., step_{An} treba preći u zavisnosti od toga koji od signala **uslov**₁, ..., **uslov**_n ima aktivnu vrednost i u daljem tekstu se referiše kao višestruki uslovni skok.

Tabela 1 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

```
step00  ldMAR, incPC;  
step01  ldMBR;  
step02  ldIR1;  
step03  br (if I1 then step31);  
step04  ldMAR, incPC;  
step05  ldMBR;  
step06  ldIR2;  
step07  br (if I2 then step0F);  
step08  ldMAR, incPC;  
...  
step0E  ldIRN;
```

! Formiranje adrese i čitanje operanda !

```
step0F  br (case (dirreg, indreg, postdec, preinc,  
                dirmem, indmem, indregpom, immed) then  
                (dirreg, step10), (indreg, step13), (postdec, step16), (preinc, step1C),  
                (dirmem, step22), (indmem, step24), (indregpom, step28), (immed, step30));
```

! Direktno registarsko !

```
step10  ldRSRC;  
step11  ldB;  
step12  br step31;
```

! Indirektno registarsko !

```
step13  ldRSRC;  
step14  mxMAR0, ldMAR;  
step15  br step2C;
```

! Postdekrement !

```
step16  ldRSRC;  
step17  mxMAR0, ldMAR, ldB;  
step18  decB;
```

```

step19  mxRDST, ldRDST;
step1A  wrGPR;
step1B  br step2C;
! Preinkrement !
step1C  ldRSRC;
step1D  ldB;
step1E  incB;
step1F  mxMAR2, mxMAR1, ldMAR, mxRDST, ldRDST;
step20  wrGPR;
step21  br step2C;
! Direktno memorijsko !
step22  mxMAR1, ldMAR;
step23  br step2C;
! Indirektno memorijsko!
step24  mxMAR1, ldMAR;
step25  ldMBR;
step26  mxMAR1, mxMAR0, ldMAR;
step27  br step2C;
! Indirektno registarsko sa pomerajem !
step28  ldRSRC;
step29  mxX0, ldX, mxY0, ldY;
step2A  add, ldZ;
step2B  mxMAR2, ldMAR;
! Čitanje operanda za memorijska adresiranja !
step2C  br (if STORE then step31);
step2D  ldMBR;
step2E  mxB0, ldB;
step2F  br step31;
! Neposredno !
step30  mxB1, ldB;
! Izvršavanje operacije !
step31  br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
(Load, step32), (STORE, step34),
(ADD, step3C), (AND, step40), (ASR, step44),
(JZ, step48), (JMP, step4C), (JSR, step4A), (RTI, step4E), (RTS, step52));
! LOAD !
step32  mxACC, ldACC;
step33  br step56;
! STORE !
step34  br (if immed then step56);
step35  br (if regdir then step39);
step36  mxMBR0, ldMBR;
step37  wrMEM;
step38  br step56;
step39  ldRDST;
step3A  wrGPR;
step3B  br step56;
! ADD !
step3C  ldX, ldY;
step3D  add, ldZ;
step3E  ldACC;
step3F  br step56;

```

```

! AND !
  step40 ldX, ldY;
  step41 and, ldZ;
  step42 ldACC;
  step43 br step56;
! ASR !
  step44 ldY;
  step45 asr, ldZ;
  step46 ldACC;
  step47 br step56;
! JZ !
  step48 br (if eql then step4C);
  step49 br step56;
! JSR !
  step4A mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, ldMBR;
  step4B wrMEM;
! JMP !
  step4C ldPC;
  step4D br step56;
! RTI !
  step4E incSP;
  step4F mxMAR2, mxMAR0, ldMAR;
  step50 ldMBR;
  step51 ldPSW;
! RTS !
  step52 incSP;
  step53 mxMAR2, mxMAR0, ldMAR;
  step54 ldMBR;
  step55 mxPC, ldPC;
! Opsluživanje prekida !
  step56 br (if  $\overline{\text{PREKID}}$  then step00);
  step57 mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, ldMBR;
  step58 wrMEM;
  step59 mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, mxMBR0, ldMBR;
  step5A wrMEM;
  step5B mxX1, ldX, mxY1, ldY;
  step5C add, ldZ;
  step5D mxMAR2, ldMAR;
  step5E ldMBR;
  step5F mxPC, ldPC;
  step60 br step00;

```

Operacioni korak i prvi sledeći upravljački korak u nekim situacijama mogu da se spoje u isti korak. Time se ukupan broj koraka neophodnih za izvršavanje instrukcije smanjuje, čime se povećava brzina izvršavanja instrukcija.

Ako je upravljački korak bezuslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. Primeri su koraci step₁₁ **ldB** i step₁₂ *br* step₃₁, zatim koraci step₁₄ **mxMAR₀, ldMAR** i step₁₅ *br* step_{2C} itd.

Ako je upravljački korak uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko signal logičkog uslova koji se konsultuje pri uslovnom skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se učini su koraci step₀₂ **ldIR1** i step₀₃ *br (if I1 then step₃₁)*, zatim koraci step₀₆ **ldIR2** i step₀₇ *br (if I2 then step_{0F})* itd. Na primer, u koraku step₀₂ se signalom **ldIR1** prva reč instrukcije, koja sadrži polje koda operacije, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **I1**, dok se u koraku step₀₃ vrši provera signala **I1** i u zavisnosti od njegove vrednosti prelazi ili na korak step₃₁ ili na korak step₀₄. Zbog toga koraci step₀₂ i step₀₃ ne mogu da se spoje. Takođe, u koraku step₀₆ se signalom **ldIR2** druga reč instrukcije, koja sadrži polje sa načinima adresiranja, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **I2**, dok se u koraku step₀₇ vrši provera signala **I2** i u zavisnosti od njegove vrednosti prelazi ili na korak step_{0F} ili na korak step₀₈. Zbog toga koraci step₀₇ i step₀₈ ne mogu da se spoje. Treba uočiti da se koraci step_{2B} **mxMAR₂**, **ldMAR** i step_{2C} *br (if STORE then step₃₁)* ne mogu spojiti iako je signal logičkog uslova **STORE**, koji se konsultuje u koraku step_{2C}, formiran još u koraku step₀₂ kada je, signalom **ldIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step_{2B}, jer se na korak step_{2C} prelazi ne samo iz koraka step_{2B} već i iz koraka step₁₅ *br step_{2C}*, step_{1B} *br step_{2C}* itd.

Ako je upravljački korak višestruki uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko ni jedan od signala logičkih uslova koji se konsultuju pri višestrukome uslovnome skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se učini su koraci step_{0E} **ldIRN** i step_{0F} *br (case (dirreg, indreg, ..., immed) ...)* i koraci step₃₀ **mxB₁**, **ldB** i step₃₁ *br (case (LOAD, STORE, ..., RTS) ...)*. Koraci step_{0E} **ldIRN** i step_{0F} *br (case (dirreg, indreg, ..., immed) ...)* se ne mogu spojiti iako su signali logičkih uslova **dirreg**, **indreg**, ..., **immed**, koji se konsultuju u koraku step_{0F}, formirani još u koraku step₀₆ kada je, signalom **ldIR2**, druga reč instrukcije, koja sadrži polje načina adresiranja, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step_{0E}, jer se na korak step_{0F} prelazi ne samo iz koraka step_{0E} već i iz koraka step₀₇ itd. Takođe se koraci step₃₀ **mxB₁**, **ldB** i step₃₁ *br (case (LOAD, STORE, ..., RTS) ...)* se ne mogu spojiti iako su signali logičkih uslova **LOAD**, **STORE**, ..., **RTS**, koji se konsultuju u koraku step₃₁, formirani još u koraku step₀₂ kada je, signalom **ldIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step₃₀, jer se na korak step₃₁ prelazi ne samo iz koraka step₃₀ već i iz koraka step₀₃, step₁₂, itd.

Operacioni korak i prvi sledeći upravljački korak ne bi mogli da se spoje u isti korak i u situacijama kada operacioni korak traje više od jedne periode signala takta. Takve situacije bi mogle da se jave u koracima step_{1A} **wrGPR** i step_{1B} *br step_{2C}*, koracima step₃₇ **wrMEM** i step₃₈ *br step₅₆* itd. ukoliko bi upis ili u neki od registara opšte namene, iniciran generisanjem signala **wrGPR** u koraku step_{1A}, ili u neku memorijsku lokaciju, iniciran generisanjem signala **wrMEM** u koraku step₃₇, trajao više od jedne periode signala takta. Takvih primera nema u

sekvenci u tabeli 1, jer je pretpostavljeno da svi operacioni i upravljački koraci traju jednu periodu signala takta. Zbog toga se koraci $step_{1A}$ **wrGPR** i $step_{1B}$ *br* $step_{2C}$, koraci $step_{37}$ **wrMEM** i $step_{38}$ *br* $step_{56}$ itd. mogu spajati.

Kada se, saglasno prethodnim razmatranjima, izvrši spajanje operacionih i upravljačkih koraka iz tabele 1, dobija se sekvenca upravljačkih signala po koracima kao što je dato u tabeli 2.

Tabela 2 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Čitanje instrukcije !

```

step00 ldMAR, incPC;
step01 ldMBR;
step02 ldIR1;
step03 br (if I1 then step2A);
step04 ldMAR, incPC;
step05 ldMBR;
step06 ldIR2;
step07 br (if I2 then step0F);
step08 ldMAR, incPC;
...
step0E ldIRN;

```

! Formiranje adrese i čitanje operanda !

```

step0F br (case (dirreg, indreg, postdec, preinc,
dirmem, indmem, indregpom, immed) then
(dirreg, step10), (indreg, step12), (postdec, step14), (preinc, step19),
(dirmem, step1E), (indmem, step1F), (indregpom, step22), (immed, step29));

```

! Direktno registarsko !

```

step10 ldRSRC;
step11 ldB, br step2A;

```

! Indirektno registarsko !

```

step12 ldRSRC;
step13 mxMAR0, ldMAR, br step26;

```

! Postdekrement !

```

step14 ldRSRC;
step15 mxMAR0, ldMAR, ldB;
step16 decB;
step17 mxRDST, ldRDST;
step18 wrGPR, br step26;

```

! Preinkrement !

```

step19 ldRSRC;
step1A ldB;
step1B incB;
step1C mxMAR2, mxMAR1, ldMAR, mxRDST, ldRDST;
step1D wrGPR, br step26;

```

! Direktno memorijsko !

```

step1E mxMAR1, ldMAR, br step26;

```

! Indirektno memorijsko!

```

step1F mxMAR1, ldMAR;
step20 ldMBR;
step21 mxMAR1, mxMAR0, ldMAR, br step26;

```

! Indirektno registarsko sa pomerajem !

```

step22  ldRSRC;
step23  mxX0, ldX, mxY0, ldY;
step24  add, ldZ;
step25  mxMAR2, ldMAR;
! Čitanje operanda za memorijska adresiranja !
step26  br (if STORE then step2A);
step27  ldMBR;
step28  mxB0, ldB, br step2A;
! Neposredno !
step29  mxB1, ldB;
! Izvršavanje operacije !
step2A  br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
         (LOAD, step2B), (STORE, step2C),
         (ADD, step32), (AND, step35), (ASR, step38),
         (JZ, step3B), (JMP, step3F), (JSR, step3D), (RTI, step40), (RTS, step44));
! LOAD !
step2B  mxACC, ldACC, br step48;
! STORE !
step2C  br (if immed then step48);
step2D  br (if regdir then step30);
step2E  mxMBR0, ldMBR;
step2F  wrMEM, br step48;
step30  ldRDST;
step31  wrGPR, br step48;
! ADD !
step32  ldX, ldY;
step33  add, ldZ;
step34  ldACC, br step48;
! AND !
step35  ldX, ldY;
step36  and, ldZ;
step37  ldACC, br step48;
! ASR !
step38  ldY;
step39  asr, ldZ;
step3A  ldACC, br step48;
! JZ !
step3B  br (if Z then step3F);
step3C  br step48;
! JSR !
step3D  mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, ldMBR;
step3E  wrMEM;
! JMP !
step3F  ldPC, br step48;
! RTI !
step40  incSP;
step41  mxMAR2, mxMAR0, ldMAR;
step42  ldMBR;
step43  ldPSW;
! RTS !
step44  incSP;
step45  mxMAR2, mxMAR0, ldMAR;

```

step₄₆ **ldMBR;**
step₄₇ **mxPC, ldPC;**

! Opsluživanje prekida !

step₄₈ *br (if $\overline{\text{PREKID}}$ then step₀₀);*
step₄₉ **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR;**
step_{4A} **wrMEM;**
step_{4B} **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, mxMBR₀, ldMBR;**
step_{4C} **wrMEM;**
step_{4D} **mxX₁, ldX, mxY₁, ldY;**
step_{4E} **add, ldZ;**
step_{4F} **mxMAR₂, ldMAR;**
step₅₀ **ldMBR;**
step₅₁ **mxPC, ldPC, br step₀₀;**

Tabela sa spajanjem koraka (tabela 2) ima izgled veoma sličan tabeli bez spajanja koraka (tabela 1). Razlika je samo u tome da pored koraka u kojima se pojavljuju samo iskazi za signale ili samo iskazi za skokove, postoje i koraci u kojima se pojavljuju i iskazi za signale i iskazi za skokove. Koraci u tabeli 2 u kojima se pojavljuju i iskazi za signale i iskazi za skokove odgovaraju situacijama kada je bilo moguće spajanje operacionih koraka i upravljačkih koraka iz tabele 1.


Kao rezultat spajanja koraka tabela 2 ima manji broj koraka od tabele 1. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

1.2.2 OPERACIONA JEDINICA SA JEDNOM MAGISTRALOM

U ovom odeljku se razmatraju struktura upravljačke jedinice i algoritam generisanja upravljačkih signala.

1.2.2.1 Struktura operacione jedinice

Struktura operacione jedinice sa jednom magistralom je data na slici 3.



Slika 3 Operaciona jedinica sa jednom magistralom

1.2.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 1) i dat u obliku sekvence upravljačkih signala po koracima (tabela 3). U ovoj tabeli se pojavljuju isti iskazi kao i u slučaju tabele 1 za operacionu jedinicu sa direktnim vezama.

Tabela 3 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

- step₀₀ **PCout, ldMAR, incPC;**
- step₀₁ **ldMBR;**

step₀₂ **MBRout, ldIR1;**
 step₀₃ *br (if I1 then step₃₁);*
 step₀₄ **PCout, ldMAR, incPC;**
 step₀₅ **ldMBR;**
 step₀₆ **MBRout, ldIR2;**
 step₀₇ *br (if I2 then step_{0F});*
 step₀₈ **PCout, ldMAR, incPC;**
 ...
 step_{0E} **MBRout, ldIRN;**

! Formiranje adrese i čitanje operanda !

step_{0F} *br (case (dirreg, indreg, postdec, preinc,
 dirmem, indmem, indregpom, immed) then
 (dirreg, step₁₀), (indreg, step₁₃), (postdec, step₁₆), (preinc, step_{1C}),
 (dirmem, step₂₂), (indmem, step₂₄), (indregpom, step₂₈), (immed, step₃₀));*

! Direktno registarsko !

step₁₀ **ldRSRC;**
 step₁₁ **RSRCout, ldB;**
 step₁₂ *br step₃₁;*

! Indirektno registarsko !

step₁₃ **ldRSRC;**
 step₁₄ **RSRCout, ldMAR;**
 step₁₅ *br step_{2C};*

! Postdekrement !

step₁₆ **ldRSRC;**
 step₁₇ **RSRCout, ldMAR, ldB;**
 step₁₈ **decB;**
 step₁₉ **Bout, ldRDST;**
 step_{1A} **wrGPR;**
 step_{1B} *br step_{2C};*

! Preinkrement !

step_{1C} **ldRSRC;**
 step_{1D} **RSRCout, ldB;**
 step_{1E} **incB;**
 step_{1F} **Bout, ldMAR, ldRDST;**
 step₂₀ **wrGPR;**
 step₂₁ *br step_{2C};*

! Direktno memorijsko !

step₂₂ **IR_DAout, ldMAR;**
 step₂₃ *br step_{2C};*

! Indirektno memorijsko!

step₂₄ **IR_DAout, ldMAR;**
 step₂₅ **ldMBR;**
 step₂₆ **MBRout, ldMAR;**
 step₂₇ *br step_{2C};*

! Indirektno registarsko sa pomerajem !

step₂₈ **IR_DAout, ldY, ldRSRC;**
 step₂₉ **RSRCout, ldX;**
 step_{2A} **add, ldZ;**
 step_{2B} **Zout, ldMAR;**

! Čitanje operanda za memorijska adresiranja !

step_{2C} *br (if STORE then step₃₁);*
 step_{2D} **ldMBR;**

```

    step2E  MBRout, ldB;
    step2F  br step31;
! Neposredno !
    step30  IR_DAout, ldB;
! Izvršavanje operacije !
    step31  br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
    (LOAD, step32), (STORE, step34),
    (ADD, step3C), (AND, step41), (ASR, step46),
    (JZ, step4A), (JMP, step4F), (JSR, step4C), (RTI, step51), (RTS, step55));
! LOAD !
    step32  Bout, ldACC;
    step33  br step59;
! STORE !
    step34  br (if immed then step59);
    step35  br (if regdir then step39);
    step36  ACCout, ldMBR;
    step37  wrMEM;
    step38  br step59;
    step39  ACCout, ldRDST;
    step3A  wrGPR;
    step3B  br step59;
! ADD !
    step3C  ACCout, ldX;
    step3D  Bout, ldY;
    step3E  add, ldZ;
    step3F  Zout, ldACC;
    step40  br step59;
! AND !
    step41  ACCout, ldX;
    step42  Bout, ldY;
    step43  and, ldZ;
    step44  Zout, ldACC;
    step45  br step59;
! ASR !
    step46  Bout, ldY;
    step47  asr, ldZ;
    step48  Zout, ldACC;
    step49  br step59;
! JZ !
    step4A  br (if Z then step4F);
    step4B  br step59;
! JSR !
    step4C  SPout, ldMAR, decSP;
    step4D  PCout, ldMBR;
    step4E  wrMEM;
! JMP !
    step4F  IR_JAout, ldPC;
    step50  br step59;
! RTI !
    step51  incSP;
    step52  SPout, ldMAR;
    step53  ldMBR;

```

```

step54  MBRout, ldPSW;
! RTS !
step55  incSP;
step56  SPout, ldMAR;
step57  ldMBR;
step58  MBRout, ldPC;

```

! Opsluživanje prekida !

```

step59  br (if PREKID then step00);
step5A  SPout, ldMAR, decSP;
step5B  PCout, ldMBR;
step5C  wrMEM;
step5D  SPout, ldMAR, decSP;
step5E  PSWout, ldMBR;
step5F  wrMEM;
step60  IVTPout, ldX;
step61  BRout, ldY;
step62  add, ldZ;
step63  Zout, ldMAR;
step64  ldMBR;
step65  MBRout, ldPC;
step66  br step00;

```

Operacioni korak i upravljački korak se, saglasno razmatranjima za operacionu jedinicu sa direktnim vezama, mogu u nekim situacijama spojiti. Tada se dobija sekvenca upravljačkih signala po koracima kao što je dato u tabeli 4. U ovoj tabeli se pojavljuju isti iskazi kao i u slučaju tabele 1 za operacionu jedinicu sa direktnim vezama.

Tabela 4 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Čitanje instrukcije !

```

step00  PCout, ldMAR, incPC;
step01  ldMBR;
step02  MBRout, ldIR1;
step03  br (if I1 then step2A);
step04  PCout, ldMAR, incPC;
step05  ldMBR;
step06  MBRout, ldIR2;
step07  br (if I2 then step0F);
step08  PCout, ldMAR, incPC;
...
step0E  MBRout, ldIRN;

```

! Formiranje adrese i čitanje operanda !

```

step0F  br (case (dirreg, indreg, postdec, preinc,
                dirmem, indmem, indregpom, immed) then
        (dirreg, step10), (indreg, step12), (postdec, step14), (preinc, step19),
        (dirmem, step1E), (indmem, step1F), (indregpom, step22), (immed, step29));

```

! Direktno registarsko !

```

step10  ldRSRC;
step11  RSRCout, ldB, br step2A;

```

! Indirektno registarsko !

```

step12  ldRSRC;

```

step₁₃ **RSRCout, ldMAR, br step₂₆;**
 ! Postdekrement !
 step₁₄ **ldRSRC;**
 step₁₅ **RSRCout, ldMAR, ldB;**
 step₁₆ **decB;**
 step₁₇ **Bout, ldRDST;**
 step₁₈ **wrGPR, br step₂₆;**
 ! Preinkrement !
 step₁₉ **ldRSRC;**
 step_{1A} **RSRCout, ldB;**
 step_{1B} **incB;**
 step_{1C} **Bout, ldMAR, ldRDST;**
 step_{1D} **wrGPR, br step₂₆;**
 ! Direktno memorijsko !
 step_{1E} **IR_DAout, ldMAR, br step₂₆;**
 ! Indirektno memorijsko!
 step_{1F} **IR_DAout, ldMAR;**
 step₂₀ **ldMBR;**
 step₂₁ **MBRout, ldMAR, br step₂₆;**
 ! Indirektno registarsko sa pomerajem !
 step₂₂ **IR_DAout, ldY, ldRSRC;**
 step₂₃ **RSRCout, ldX;**
 step₂₄ **add, ldZ;**
 step₂₅ **Zout, ldMAR;**
 ! Čitanje operanda za memorijska adresiranja !
 step₂₆ *br (if STORE then step_{2A});*
 step₂₇ **ldMBR;**
 step₂₈ **MBRout, ldB, br step_{2A};**
 ! Neposredno !
 step₂₉ **IR_DAout, ldB;**
 ! Izvršavanje operacije !
 step_{2A} *br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
 (LOAD, step_{2B}), (STORE, step_{2C}),
 (ADD, step₃₂), (AND, step₃₆), (ASR, step_{3A}),
 (JZ, step_{3D}), (JMP, step₄₂), (JSR, step_{3F}), (RTI, step₄₃), (RTS, step₄₇));*
 ! LOAD !
 step_{2B} **Bout, ldACC, br step_{4B};**
 ! STORE !
 step_{2C} *br (if immed then step_{4B});*
 step_{2D} *br (if regdir then step₃₀);*
 step_{2E} **ACCout, ldMBR;**
 step_{2F} **wrMEM, br step_{4B};**
 step₃₀ **ACCout, ldRDST;**
 step₃₁ **wrGPR, br step_{4B};**
 ! ADD !
 step₃₂ **ACCout, ldX;**
 step₃₃ **Bout, ldY;**
 step₃₄ **add, ldZ;**
 step₃₅ **Zout, ldACC, br step_{4B};**
 ! AND !
 step₃₆ **ACCout, ldX;**
 step₃₇ **Bout, ldY;**

```

step38  and, ldZ;
step39  Zout, ldACC, br step4B;
! ASR !
step3A  Bout, ldY;
step3B  asr, ldZ;
step3C  Zout, ldACC, br step4B;
! JZ !
step3D  br (if Z then step42);
step3E  br step4B;
! JSR !
step3F  SPout, ldMAR, decSP;
step40  PCout, ldMBR;
step41  wrMEM;
! JMP !
step42  IR_JAout, ldPC, br step4B;
! RTI !
step43  incSP;
step44  SPout, ldMAR;
step45  ldMBR;
step46  MBRout, ldPSW;
! RTS !
step47  incSP;
step48  SPout, ldMAR;
step49  ldMBR;
step4A  MBRout, ldPC;
! Opluživanje prekida !
step4B  br (if  $\overline{\text{PREKID}}$  then step00);
step4C  SPout, ldMAR, decSP;
step4D  PCout, ldMBR;
step4E  wrMEM;
step4F  SPout, ldMAR, decSP;
step50  PSWout, ldMBR;
step51  wrMEM;
step52  IVTPout, ldX;
step53  BRout, ldY;
step54  add, ldZ;
step55  Zout, ldMAR;
step56  ldMBR;
step57  MBRout, ldPC, br step00;

```


Kao rezultat spajanja koraka tabela 4 ima manji broj koraka od tabele 3. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

1.2.3 OPERACIONA JEDINICA SA DVE MAGISTRALNE


U ovom odeljku se razmatraju struktura upravljačke jedinice i algoritam generisanja upravljačkih signala.

1.2.3.1 Struktura operacione jedinice

Struktura operacione jedinice sa dve magistrale je data na slici 4.



Slika 4.a Operaciona jedinica sa dve magistrale



Slika 4.b Operaciona jedinica sa dve magistrale (nastavak)

1.2.3.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 1) i dat u obliku sekvence upravljačkih signala po koracima (tabela 5). U ovoj tabeli se pojavljuju isti iskazi kao i u slučaju tabele 1 za operacionu jedinicu sa direktnim vezama.

Tabela 5 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

- step₀₀ **PCout, ldMAR, incPC;**
- step₀₁ **ldMBR;**
- step₀₂ **MBRout, ldIR1, PCout, ldMAR;**
- step₀₃ *br (if 11 then step_{2E});*
- step₀₄ **ldMBR, incPC;**

step₀₅ **MBRout, ldIR2, PCout, ldMAR;**
 step₀₆ *br (if I2 then step_{0C});*
 step₀₇ **ldMBR, incPC;**
 ...
 step_{0B} **MBRout, ldIRN;**

! Formiranje adrese i čitanje operanda !

step_{0C} *br (case (dirreg, indreg, postdec, preinc,
 dirmem, indmem, indregpom, immed) then
 (dirreg, step_{0D}), (indreg, step₁₀), (postdec, step₁₃), (preinc, step₁₉),
 (dirmem, step_{1F}), (indmem, step₂₁), (indregpom, step₂₅), (immed, step_{2D}));*

! Direktno registarsko !

step_{0D} **ldRSRC;**
 step_{0E} **RSRCout, ldB;**
 step_{0F} *br step_{2E};*

! Indirektno registarsko !

step₁₀ **ldRSRC;**
 step₁₁ **RSRCout, DSout, ldMAR;**
 step₁₂ *br step₂₉;*

! Postdekrement !

step₁₃ **ldRSRC;**
 step₁₄ **RSRCout, DSout, ldMAR, ldB;**
 step₁₅ **decB;**
 step₁₆ **Bout, ldRDST;**
 step₁₇ **wrGPR;**
 step₁₈ *br step₂₉;*

! Preinkrement !

step₁₉ **ldRSRC;**
 step_{1A} **RSRCout, ldB;**
 step_{1B} **incB;**
 step_{1C} **Bout, ldMAR, ldRDST;**
 step_{1D} **wrGPR;**
 step_{1E} *br step₂₉;*

! Direktno memorijsko !

step_{1F} **IR_DAout, ldMAR;**
 step₂₀ *br step₂₉;*

! Indirektno memorijsko!

step₂₁ **IR_DAout, ldMAR;**
 step₂₂ **ldMBR;**
 step₂₃ **MBRout, DSout, ldMAR;**
 step₂₄ *br step₂₉;*

! Indirektno registarsko sa pomerajem !

step₂₅ **IR_DAout, ldY, ldRSRC;**
 step₂₆ **RSRCout, DSout, ldX;**
 step₂₇ **add, ldZ;**
 step₂₈ **Zout, DSout, ldMAR;**

! Čitanje operanda za memorijska adresiranja !

step₂₉ *br (if STORE then step_{2E});*
 step_{2A} **ldMBR;**
 step_{2B} **MBRout, ldB;**
 step_{2C} *br step_{2E};*

! Neposredno !

step_{2D} **IR_DAout, SDout, ldB;**

! Izvršavanje operacije !

step_{2E} *br* (*case* (**LOAD**, **STORE**, **ADD**, **AND**, **ASR**, **JZ**, **JMP**, **JSR**, **RTI**, **RTS**) *then*
(**LOAD**, step_{2F}), (**STORE**, step₃₁),
(**ADD**, step₃₉), (**AND**, step_{3E}), (**ASR**, step₄₃),
(**JZ**, step₄₇), (**JMP**, step_{4C}), (**JSR**, step₄₉), (**RTI**, step_{4E}), (**RTS**, step₅₂));

! LOAD !

step_{2F} **Bout**, **SDout**, **ldACC**;
step₃₀ *br* step₅₆;

! STORE !

step₃₁ *br* (*if immed then* step₅₆);
step₃₂ *br* (*if regdir then* step₃₆);
step₃₃ **ACCout**, **mxMBR**, **ldMBR**;
step₃₄ **wrMEM**;
step₃₅ *br* step₅₆;
step₃₆ **ACCout**, **ldRDST**;
step₃₇ **wrGPR**;
step₃₈ *br* step₅₆;

! ADD !

step₃₉ **ACCout**, **ldX**;
step_{3A} **Bout**, **ldY**;
step_{3B} **add**, **ldZ**;
step_{3C} **Zout**, **ldACC**;
step_{3D} *br* step₅₆;

! AND !

step_{3E} **ACCout**, **ldX**;
step_{3F} **Bout**, **ldY**;
step₄₀ **and**, **ldZ**;
step₄₁ **Zout**, **ldACC**;
step₄₂ *br* step₅₆;

! ASR !

step₄₃ **Bout**, **ldY**;
step₄₄ **asr**, **ldZ**;
step₄₅ **Zout**, **ldACC**;
step₄₆ *br* step₅₆;

! JZ !

step₄₇ *br* (*if eql then* step_{4C});
step₄₈ *br* step₅₆;

! JSR !

step₄₉ **SPout**, **ldMAR**, **decSP**;
step_{4A} **PCout**, **mxMBR**, **ldMBR**;
step_{4B} **wrMEM**;

! JMP !

step_{4C} **IR_JAout**, **SDout**, **ldPC**;
step_{4D} *br* step₅₆;

! RTI !

step_{4E} **incSP**;
step_{4F} **SPout**, **ldMAR**;
step₅₀ **ldMBR**;
step₅₁ **MBRout**, **ldPSW**;

! RTS !

step₅₂ **incSP**;
step₅₃ **SPout**, **ldMAR**;

step₅₄ **ldMBR**;
step₅₅ **MBRout, ldPC**;

! Opsluživanje prekida !

step₅₆ *br (if PREKID then step₀₀);*
step₅₇ **SPout, ldMAR, decSP**;
step₅₈ **PCout, mxMBR, ldMBR**;
step₅₉ **wrMEM**;
step_{5A} **SPout, ldMAR, decSP**;
step_{5B} **PSWout, mxMBR, ldMBR**;
step_{5C} **wrMEM**;
step_{5D} **IVTPout, ldX**;
step_{5E} **BRout, ldY**;
step_{5F} **add, ldZ**;
step₆₀ **Zout, DSout, ldMAR**;
step₆₁ **ldMBR**;
step₆₂ **MBRout, ldPC**;
step₆₃ *br step₀₀*;

Operacioni korak i upravljački korak se, saglasno razmatranjima za operacionu jedinicu sa direktnim vezama, mogu u nekim situacijama mogu spojiti. Tada se dobija sekvenca upravljačkih signala po koracima kao što je dato u tabeli 6. U ovoj tabeli se pojavljuju isti iskazi kao i u slučaju tabele 1 za operacionu jedinicu sa direktnim vezama.

Tabela 6 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Čitanje instrukcije !

step₀₀ **PCout, ldMAR, incPC**;
step₀₁ **ldMBR**;
step₀₂ **MBRout, ldIR1, PCout, ldMAR**;
step₀₃ *br (if I1 then step₂₇);*
step₀₄ **ldMBR, incPC**;
step₀₅ **MBRout, ldIR2, PCout, ldMAR**;
step₀₆ *br (if I2 then step_{0C});*
step₀₇ **ldMBR, incPC**;
...
step_{0B} **MBRout, ldIRN**;

! Formiranje adrese i čitanje operanda !

step_{0C} *br (case (dirreg, indreg, postdec, preinc, dirmem, indmem, indregpom, immed) then (dirreg, step_{0D}), (indreg, step_{0F}), (postdec, step₁₁), (preinc, step₁₆), (dirmem, step_{1B}), (indmem, step_{1C}), (indregpom, step_{1F}), (immed, step₂₆));*

! Direktno registarsko !

step_{0D} **ldRSRC**;
step_{0E} **RSRCout, ldB, br step₂₇**;

! Indirektno registarsko !

step_{0F} **ldRSRC**;
step₁₀ **RSRCout, DSout, ldMAR, br step₂₃**;

! Postdekrement !

step₁₁ **ldRSRC**;
step₁₂ **RSRCout, DSout, ldMAR, ldB**;
step₁₃ **decB**;

```

    step14 Bout, ldRDST;
    step15 wrGPR, br step23;
! Preinkrement !
    step16 ldRSRC;
    step17 RSRCout, ldB;
    step18 incB;
    step19 Bout, ldMAR, ldRDST;
    step1A wrGPR, br step23;
! Direktno memorijsko !
    step1B IR_DAout, ldMAR, br step23;
! Indirektno memorijsko!
    step1C IR_DAout, ldMAR;
    step1D ldMBR;
    step1E MBRout, DSout, ldMAR, br step23;
! Indirektno registarsko sa pomerajem !
    step1F IR_DAout, ldY, ldRSRC;
    step20 RSRCout, DSout, ldX;
    step21 add, ldZ;
    step22 Zout, DSout, ldMAR;
    ! Čitanje operanda za memorijska adresiranja !
    step23 br (if STORE then step27);
    step24 ldMBR;
    step25 MBRout, ldB, br step27;
! Neposredno !
    step26 IR_DAout, SDout, ldB;
! Izvršavanje operacije !
    step27 br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
        (LOAD, step28), (STORE, step29),
        (ADD, step2F), (AND, step33), (ASR, step37),
        (JZ, step3A), (JMP, step3F), (JSR, step3C), (RTI, step40), (RTS, step44));
! LOAD !
    step28 Bout, SDout, ldACC, br step48;
! STORE !
    step29 br (if immed then step48);
    step2A br (if regdir then step2D);
    step2B ACCout, mxMBR, ldMBR;
    step2C wrMEM, br step48;
    step2D ACCout, ldRDST;
    step2E wrGPR, br step48;
! ADD !
    step2F ACCout, ldX;
    step30 Bout, ldY;
    step31 add, ldZ;
    step32 Zout, ldACC, br step48;
! AND !
    step33 ACCout, ldX;
    step34 Bout, ldY;
    step35 and, ldZ;
    step36 Zout, ldACC, br step48;
! ASR !
    step37 Bout, ldY;
    step38 asr, ldZ;

```

```

    step39  Zout, ldACC, br step48;
! JZ !
    step3A  br (if eql then step3F);
    step3B  br step48;
! JSR !
    step3C  SPout, ldMAR, decSP;
    step3D  PCout, mxMBR, ldMBR;
    step3E  wrMEM;
! JMP !
    step3F  IR_JAout, SDout, ldPC, br step48;
! RTI !
    step40  incSP;
    step41  SPout, ldMAR;
    step42  ldMBR;
    step43  MBRout, ldPSW;
! RTS !
    step44  incSP;
    step45  SPout, ldMAR;
    step46  ldMBR;
    step47  MBRout, ldPC;
! Opsluživanje prekida !
    step48  br (if  $\overline{\text{PREKID}}$  then step00);
    step49  SPout, ldMAR, decSP;
    step4A  PCout, mxMBR, ldMBR;
    step4B  wrMEM;
    step4C  SPout, ldMAR, decSP;
    step4D  PSWout, mxMBR, ldMBR;
    step4E  wrMEM;
    step4F  IVTPout, ldX;
    step50  BRout, ldY;
    step51  add, ldZ;
    step52  Zout, ldMAR;
    step53  ldMBR;
    step54  MBRout, ldPC, br step00;

```


Kao rezultat spajanja koraka tabela 6 ima manji broj koraka od tabele 5. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

1.2.4 OPERACIONA JEDINICA SA TRI MAGISTRALNE


U ovom odeljku se razmatraju struktura upravljačke jedinice i algoritam generisanja upravljačkih signala.

1.2.4.1 Struktura operacione jedinice

Struktura operacione jedinice sa tri magistrale je data na slici 5.



Slika 5.a Operaciona jedinica sa tri magistrale



Slika 5.b Operaciona jedinica sa tri magistrale (nastavak)

1.2.4.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 1) i dat u obliku sekvence upravljačkih signala po koracima (tabela 7). U ovoj tabeli se pojavljuju isti iskazi kao i u slučaju tabele 1 za operacionu jedinicu sa direktnim vezama.

Tabela 7 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

step₀₀ **PC1out, ldMAR, incPC;**
 step₀₁ **ldMBR;**

step₀₂ **MBRout, ldIR1, PC1out, ldMAR;**
 step₀₃ *br (if I1 then step_{2E});*
 step₀₄ **ldMBR, incPC;**
 step₀₅ **MBRout, ldIR2, PC1out, ldMAR;**
 step₀₆ *br (if I2 then step_{0C});*
 step₀₇ **ldMBR, incPC;**
 ...
 step_{0B} **MBRout, ldIRN;**

! Formiranje adrese i čitanje operanda !

step_{0C} *br (case (dirreg, indreg, postdec, preinc,
 dirmem, indmem, indregpom, immed) then
 (dirreg, step_{0D}), (indreg, step₁₀), (postdec, step₁₃), (preinc, step₁₉),
 (dirmem, step_{1F}), (indmem, step₂₁), (indregpom, step₂₅), (immed, step_{2D}));*

! Direktno registarsko !

step_{0D} **ldRSRC;**
 step_{0E} **RSRCout, ldB;**
 step_{0F} *br step_{2E};*

! Indirektno registarsko !

step₁₀ **ldRSRC;**
 step₁₁ **RSRCout, DS1out, ldMAR;**
 step₁₂ *br step₂₉;*

! Postdekrement !

step₁₃ **ldRSRC;**
 step₁₄ **RSRCout, DS1out, ldMAR, ldB;**
 step₁₅ **decB;**
 step₁₆ **B1out, ldRDST;**
 step₁₇ **wrGPR;**
 step₁₈ *br step₂₉;*

! Preinkrement !

step₁₉ **ldRSRC;**
 step_{1A} **RSRCout, ldB;**
 step_{1B} **incB;**
 step_{1C} **B1out, ldMAR, ldRDST;**
 step_{1D} **wrGPR;**
 step_{1E} *br step₂₉;*

! Direktno memorijsko !

step_{1F} **IR_DA1out, ldMAR;**
 step₂₀ *br step₂₉;*

! Indirektno memorijsko!

step₂₁ **IR_DA1out, ldMAR;**
 step₂₂ **ldMBR;**
 step₂₃ **MBRout, DS1out, ldMAR;**
 step₂₄ *br step₂₉;*

! Indirektno registarsko sa pomerajem !

step₂₅ **ldRSRC;**
 step₂₆ **RSRCout, DS2out, ldX, IR_DA1out, ldY;**
 step₂₇ **add, ldZ;**
 step₂₈ **Zout, DS1out, ldMAR;**

! Čitanje operanda za memorijska adresiranja !

step₂₉ *br (if STORE then step_{2E});*
 step_{2A} **ldMBR;**
 step_{2B} **MBRout, ldB;**

```

    step2C br step2E;
! Neposredno !
    step2D IR_DA1out, S1Dout, ldB;
! Izvršavanje operacije !
    step2E br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
        (LOAD, step2F), (STORE, step31),
        (ADD, step39), (AND, step3D), (ASR, step41),
        (JZ, step45), (JMP, step49), (JSR, step47), (RTI, step4B), (RTS, step4F));
! LOAD !
    step2F B1out, S1Dout, ldACC;
    step30 br step53;
! STORE !
    step31 br (if immed then step53);
    step32 br (if regdir then step36);
    step33 ACC2out, mxMBR, ldMBR;
    step34 wrMEM;
    step35 br step53;
    step36 ACC1out, ldRDST;
    step37 wrGPR;
    step38 br step53;
! ADD !
    step39 ACC2out, ldX, B1out, ldY;
    step3A add, ldZ;
    step3B Zout, ldACC;
    step3C br step53;
! AND !
    step3D ACC2out, ldX, B1out, ldY;
    step3E and, ldZ;
    step3F Zout, ldACC;
    step40 br step53;
! ASR !
    step41 B1out, ldY;
    step42 asr, ldZ;
    step43 Zout, ldACC;
    step44 br step53;
! JZ !
    step45 br (if eql then step49);
    step46 br step53;
! JSR !
    step47 SP1out, ldMAR, decSP, PC2out, mxMBR, ldMBR;
    step48 wrMEM;
! JMP !
    step49 IR_JA1out, S1Dout, ldPC;
    step4A br step53;
! RTI !
    step4B incSP;
    step4C SP1out, ldMAR;
    step4D ldMBR;
    step4E MBRout, ldPSW;
! RTS !
    step4F incSP;
    step50 SP1out, ldMAR;

```


step₅₁ **ldMBR**;
 step₅₂ **MBRout, ldPC**;

! Opsluživanje prekida !

step₅₃ *br (if $\overline{\text{PREKID}}$ then step₀₀);*
 step₅₄ **SP1out, ldMAR, decSP, PC2out, mxMBR, ldMBR**;
 step₅₅ **wrMEM**;
 step₅₆ **SP1out, ldMAR, decSP, PSW2out, mxMBR, ldMBR**;
 step₅₇ **wrMEM**;
 step₅₈ **IVTP2out, ldX, BR1out, ldY**;
 step₅₉ **add, ldZ**;
 step_{5A} **Zout, DS1out, ldMAR**;
 step_{5B} **ldMBR**;
 step_{5C} **MBRout, ldPC**;
 step_{5D} *br step₀₀*;

Operacioni korak i upravljački korak se, saglasno razmatranjima za operacionu jedinice sa direktnim vezama, mogu u nekim situacijama spojiti. Tada se dobija sekvenca upravljačkih signala po koracima kao što je dato u tabeli 8. U ovoj tabeli se pojavljuju isti iskazi kao i u slučaju tabele 1 za operacionu jedinicu sa direktnim vezama.

Tabela 8 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Čitanje instrukcije !

step₀₀ **PC1out, ldMAR, incPC**;
 step₀₁ **ldMBR**;
 step₀₂ **MBRout, ldIR1, PC1out, ldMAR**;
 step₀₃ *br (if **I1** then step₂₇);*
 step₀₄ **ldMBR, incPC**;
 step₀₅ **MBRout, ldIR2, PC1out, ldMAR**;
 step₀₆ *br (if **I2** then step_{0C});*
 step₀₇ **ldMBR, incPC**;
 ...
 step_{0B} **MBRout, ldIRN**;

! Formiranje adrese i čitanje operanda !

step_{0C} *br (case (**dirreg**, **indreg**, **postdec**, **preinc**,
dirmem, **indmem**, **indregpom**, **immed**) then
 (**dirreg**, step_{0D}), (**indreg**, step_{0F}), (**postdec**, step₁₁), (**preinc**, step₁₆),
 (**dirmem**, step_{1B}), (**indmem**, step_{1C}), (**indregpom**, step_{1F}), (**immed**, step₂₆));*

! Direktno registarsko !

step_{0D} **ldRSRC**;
 step_{0E} **RSRCout, ldB, br step₂₇**;

! Indirektno registarsko !

step_{0F} **ldRSRC**;
 step₁₀ **RSRCout, DS1out, ldMAR, br step₂₃**;

! Postdekrement !

step₁₁ **ldRSRC**;
 step₁₂ **RSRCout, DS1out, ldMAR, ldB**;
 step₁₃ **decB**;
 step₁₄ **B1out, ldRDST**;
 step₁₅ **wrGPR, br step₂₃**;

! Preinkrement !
 step₁₆ **ldRSRC**;
 step₁₇ **RSRCout, ldB**;
 step₁₈ **incB**;
 step₁₉ **B1out, ldMAR, ldRDST**;
 step_{1A} **wrGPR, br step₂₃**;

! Direktno memorijsko !
 step_{1B} **IR_DA1out, ldMAR. br step₂₃**;

! Indirektno memorijsko!
 step_{1C} **IR_DA1out, ldMAR**;
 step_{1D} **ldMBR**;
 step_{1E} **MBRout, DS1out, ldMAR; br step₂₃**;

! Indirektno registarsko sa pomerajem !
 step_{1F} **ldRSRC**;
 step₂₀ **RSRCout, DS2out, ldX, IR_DA1out, ldY**;
 step₂₁ **add, ldZ**;
 step₂₂ **Zout, DS1out, ldMAR**;
 ! Čitanje operanda za memorijska adresiranja !
 step₂₃ *br (if STORE then step₂₇);*
 step₂₄ **ldMBR**;
 step₂₅ **MBRout, ldB; br step₂₇**;

! Neposredno !
 step₂₆ **IR_DA1out, S1Dout, ldB**;

! Izvršavanje operacije !
 step₂₇ *br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
 (LOAD, step₂₈), (STORE, step₂₉),
 (ADD, step_{2F}), (AND, step₃₂), (ASR, step₃₅),
 (JZ, step₃₈), (JMP, step_{3C}), (JSR, step_{3A}), (RTI, step_{3D}), (RTS, step₄₁));*

! LOAD !
 step₂₈ **B1out, S1Dout, ldACC, br step₄₅**;

! STORE !
 step₂₉ *br (if immed then step₄₅);*
 step_{2A} *br (if regdir then step_{2D});*
 step_{2B} **ACC2out, mxMBR, ldMBR**;
 step_{2C} **wrMEM, br step₄₅**;
 step_{2D} **ACC1out, ldRDST**;
 step_{2E} **wrGPR, br step₄₅**;

! ADD !
 step_{2F} **ACC2out, ldX, B1out, ldY**;
 step₃₀ **add, ldZ**;
 step₃₁ **Zout, ldACC, br step₄₅**;

! AND !
 step₃₂ **ACC2out, ldX, B1out, ldY**;
 step₃₃ **and, ldZ**;
 step₃₄ **Zout, ldACC, br step₄₅**;

! ASR !
 step₃₅ **B1out, ldY**;
 step₃₆ **asr, ldZ**;
 step₃₇ **Zout, ldACC, br step₄₅**;

! JZ !
 step₃₈ *br (if eql then step_{3C});*

```

    step39  br step45;
! JSR !
    step3A  SP1out, ldMAR, decSP, PC2out, mxMBR, ldMBR;
    step3B  wrMEM;
! JMP !
    step3C  IR_JA1out, S1Dout, ldPC; br step45;
! RTI !
    step3D  incSP;
    step3E  SP1out, ldMAR;
    step3F  ldMBR;
    step40  MBRout, ldPSW;
! RTS !
    step41  incSP;
    step42  SP1out, ldMAR;
    step43  ldMBR;
    step44  MBRout, ldPC;
! Opsluživanje prekida !

    step45  br (if  $\overline{\text{PREKID}}$  then step00);
    step46  SP1out, ldMAR, decSP, PC2out, mxMBR, ldMBR;
    step47  wrMEM;
    step48  SP1out, ldMAR, decSP, PSW2out, mxMBR, ldMBR;
    step4C  wrMEM;
    step49  IVTP2out, ldX, BR1out, ldY;
    step4A  add, ldZ;
    step4B  Zout, DS1out, ldMAR;
    step4C  ldMBR;
    step4D  MBRout, ldPC, br step00;

```

Kao rezultat spajanja koraka tabela 8 ima manji broj koraka od tabele 7. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

1.3 UPRAVLJAČKA JEDINICA

Upravljačke jedinice se u opštem slučaju realizuju kao sekvencijalna mreža sa onoliko stanja koliko ima koraka u sekvenci upravljačkih signala po koracima. Svakom koraku se dodeljuje posebno stanje. Stanja dodeljena operacionim koracima se koriste za generisanje upravljačkih signala operacione jedinice, a stanja dodeljena upravljačkim koracima se koriste za realizaciju skokova. U zavisnosti od toga kako se stanja sekvencijalne mreže koriste za generisanje upravljačkih signala operacione jedinice i realizaciju skokova u sekvenci upravljačkih signala po koracima, razlikuju se dve osnovne tehnike realizacije upravljačke jedinice i to ožičena realizacija upravljačke jedinice i mikroprogramska realizacija upravljačke jedinice.

U ovom odeljku se razmatraju tehnike ožičene i mikroprogramske realizacije upravljačke jedinice i to za slučaj operacione jedinice sa direktnim vezama. Korišćenje ovih tehnika za operacione jedinice sa jednom, dve i tri magistrale je isto kao i za slučaj operacione jedinice sa direktnim vezama.

1.3.1 Ožičena realizacija

Upravljačka jedinica se sastoji iz brojača koraka, dekodera stanja, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti brojača

koraka. Posebno stanje brojača koraka se dodeljuje svakom od koraka u sekvenci upravljačkih signala po koracima. Na osnovu vrednosti brojača koraka na izlazima dekodera koraka se dobija aktivna vrednost jednog signala koraka. Kombinatorna mreža za generisanje upravljačkih signala na osnovu signala koraka generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice obezbeđuju izvršavanje odgovarajućih mikrooperacija u operacionoj jedinici. Upravljački signali upravljačke jedinice obezbeđuju da se sadržaj brojača koraka ili inkrementira ili da se preko kombinacione mreže za generisanje nove vrednosti brojača koraka generiše nova vrednost i upiše u brojač koraka i time realizuje skok u sekvenci upravljačkih signala po koracima. Upravljački signali se generišu kao unija signala dekodovanih stanja brojača koraka dodeljenih koracima u kojima se odgovarajući upravljački signali operacione jedinice pojavljuju i koracima u kojima upravljački signali upravljačke jedinice treba da realizuju bezuslovne, uslovne i višestruke uslovne skokove.

U ovom odeljku se razmatraju dve tehnike upravljačke jedinice ožičene realizacije i to upravljačka jedinica bez spajanja koraka i upravljačka jedinica sa spajanjem koraka.

1.3.1.1 Upravljačka jedinica bez spajanja koraka

Upravljački signali operacione jedinice se mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1). Za svaki upravljački signal operacione jedinice treba krenuti kroz sekvencu upravljačkih signala po koracima i tražiti korake sa iskazima za signale u kojima se pojavljuje dati signal. Za svaki takav korak treba uzeti signal dekodovanog stanja brojača koraka i formirati njihovu uniju.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestrukih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: $br\ step_A$, $br\ (if\ uslov\ then\ step_A)$ i $br\ (case\ (uslov_1, \dots, uslov_n)\ then\ (uslov_1, step_{A1}), \dots, (uslov_n, step_{An}))$.

Umesto iskaza $br\ step_A$ treba staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak $step_A$ i signal val_A koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci $step_A$, simboličke oznake signala val_A i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 9.

Tabela 9 Koraci $step_A$, signali val_A i vrednosti A za bezuslovne skokove

$step_A$	val_A	A
$step_{00}$	val_{00}	00
$step_{2C}$	val_{2C}	2C
$step_{31}$	val_{31}	31

step ₅₆	val ₅₆	56
--------------------	-------------------	----

Umesto iskaza *br* (*if uslov then step_A*) treba staviti signal uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak step_A i signal **val_A** koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da je signal **uslov** aktivan. Simboličke oznake signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 10. Koraci step_A, simboličke oznake signala **val_A** i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 11.

Tabela 10 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
brl1	l1
brl2	l2
brSTORE	STORE
brimmed	immed
brregdir	regdir
breql	eql
brnotPREKID	PREKID

Tabela 11 Koraci step_A, signali val_A i vrednosti A za uslovne skokove

step _A	val _A	A
step ₀₀	val ₀₀	00
step _{0F}	val _{0F}	0F
step ₃₁	val ₃₁	31
step ₃₉	val ₃₉	39
step _{4C}	val _{4C}	4C
step ₅₆	val ₅₆	56

Umesto iskaza *br* (*case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An})*) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov₁**, **uslov₂**, ..., **uslov_n** od kojih jedan treba da bude aktivan da bi se realizovao prelazak na jedan od koraka step_{A1}, step_{A2}, ..., step_{An}. Simboličke oznake signala višestrukog uslovnog skoka za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, date su u tabeli 12. Vrednosti koje treba upisati u brojač koraka i signali uslova koji određuju koju od tih vrednosti treba upisati u brojač koraka za dva iskaza ovog tipa koji se javljaju u koracima step_{0F} i step₃₁, dati su u tabelama 13 i 14.

Tabela 12 Signali višestrukih uslovnih skokova

korak	signal višestrukog uslovnog skoka
step _{0F}	bradr
step ₃₁	bropr

Tabela 13 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost
dirreg	10
indreg	13
postdec	16
preinc	1C
dirmem	22
indmem	24

indregpom	28
immed	30

Tabela 14 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step₃₁

signal uslova	vrednost	signal uslova	vrednost
LOAD	32	JZ	48
STORE	34	JMP	4A
ADD	3C	JSR	4C
AND	40	RTI	4E
ASR	44	RTS	52

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 15). Ona ima sledeću formu: na levoj strani nalaze se dekodovani signali stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji su aktivni pri datoj vrednosti brojača koraka, dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 10) i višestrukih uslovnih skokova (tabela 12) i signali **val_A** za bezuslovne (tabela 9) i uslovne (tabela 11) skokove. Oni se formiraju na osnovu dobijene sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije na identičan način kao i upravljački signali operacione jedinice.

Tabela 15 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije bez spajanja koraka

! Čitanje instrukcije !

T₀₀ **ldMAR, incPC;**
T₀₁ **ldMBR;**
T₀₂ **ldIR1;**
T₀₃ **brl1, val₃₁;**
T₀₄ **ldMAR, incPC;**
T₀₅ **ldMBR;**
T₀₆ **ldIR2;**
T₀₇ **brl2, val_{0F};**
T₀₈ **ldMAR, incPC;**
...
T_{0E} **ldIRN;**

! Formiranje adrese i čitanje operanda !

T_{0F} **bradr;**

! Direktno registarsko !

T₁₀ **ldRSRC;**
T₁₁ **ldB;**
T₁₂ **bruncnd, val₃₁;**

! Indirektno registarsko !

T₁₃ **ldRSRC;**
T₁₄ **mxMAR₀, ldMAR;**
T₁₅ **bruncnd, val_{2C};**

! Postdekrement !

T₁₆ **ldRSRC;**

T₁₇ **mxMAR₀, ldMAR, ldB;**
 T₁₈ **decB;**
 T₁₉ **mxRDST, ldRDST;**
 T_{1A} **wrGPR;**
 T_{1B} **bruncnd, val_{2C};**
 ! Preinkrement !
 T_{1C} **ldRSRC;**
 T_{1D} **ldB;**
 T_{1E} **incB;**
 T_{1F} **mxMAR₂, mxMAR₁, ldMAR, mxRDST, ldRDST;**
 T₂₀ **wrGPR;**
 T₂₁ **bruncnd, val_{2C};**
 ! Direktno memorijsko !
 T₂₂ **mxMAR₁, ldMAR;**
 T₂₃ **bruncnd, val_{2C};**
 ! Indirektno memorijsko!
 T₂₄ **mxMAR₁, ldMAR;**
 T₂₅ **ldMBR;**
 T₂₆ **mxMAR₁, mxMAR₀, ldMAR;**
 T₂₇ **bruncnd, val_{2C};**
 ! Indirektno registarsko sa pomerajem !
 T₂₈ **ldRSRC;**
 T₂₉ **mxX₀, ldX, mxY₀, ldY;**
 T_{2A} **add, ldZ;**
 T_{2B} **mxMAR₂, ldMAR;**
 ! Čitanje operanda za memorijska adresiranja !
 T_{2C} **brSTORE, val₃₁;**
 T_{2D} **ldMBR;**
 T_{2E} **mxB₀, ldB;**
 T_{2F} **bruncnd, val₃₁;**
 ! Neposredno !
 T₃₀ **mxB₁, ldB;**
 ! Izvršavanje operacije !
 T₃₁ **bropr;**
 ! LOAD !
 T₃₂ **mxACC, ldACC;**
 T₃₃ **bruncnd, val₅₆;**
 ! STORE !
 T₃₄ **brimmed, val₅₆;**
 T₃₅ **brregdir, val₃₉;**
 T₃₆ **mxMBR₀, ldMBR;**
 T₃₇ **wrMEM;**
 T₃₈ **bruncnd, val₅₆;**
 T₃₉ **ldRDST;**
 T_{3A} **wrGPR;**
 T_{3B} **bruncnd, val₅₆;**
 ! ADD !
 T_{3C} **ldX, ldY;**
 T_{3D} **add, ldZ;**
 T_{3E} **ldACC;**
 T_{3F} **bruncnd, val₅₆;**
 ! AND !

```


T40    ldX, ldY;
T41    and, ldZ;
T42    ldACC;
T43    bruncnd, val56;
! ASR !
T44    ldY;
T45    asr, ldZ;
T46    ldACC;
T47    bruncnd, val56;
! JZ !
T48    breql, val4C;
T49    bruncnd, val56;
! JSR !
T4A    mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, ldMBR;
T4B    wrMEM;
! JMP !
T4C    ldPC;
T4D    bruncnd, val56;
! RTI !
T4E    incSP;
T4F    mxMAR2, mxMAR0, ldMAR;
T50    ldMBR;
T51    ldPSW;
! RTS !
T52    incSP;
T53    mxMAR2, mxMAR0, ldMAR;
T54    ldMBR;
T55    mxPC, ldPC;
! Opsluživanje prekida !
T56    brnotPREKID, val00;
T57    mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, ldMBR;
T58    wrMEM;
T59    mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, mxMBR0, ldMBR;
T5A    wrMEM;
T5B    mxX1, ldX, mxY1, ldY;
T5C    add, ldZ;
T5D    mxMAR2, ldMAR;
T5E    ldMBR;
T5F    mxPC, ldPC;
T60    bruncnd, val00;

```

Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 6. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekoder koraka* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr**_{7...0}, kombinacione mreže KMADR koja formira signale **adr**_{7...0} i kombinacione mreže KMBR koja formira signale **br**_{7...0}. Selekcija jedne od tri grupe signala koji daju novu

vrednost brojača koraka obezbeđuje se signalima **bropr** i **bradr** i to: signali **opr_{7...0}** ako je aktivan signal **bropr**, signali **adr_{7...0}** ako je aktivan signal **bradr** i signali **br_{7...0}** ako su neaktivni signali **bropr** i **bradr**.



Slika 6 Struktura upravljačke jedinice

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 14) za realizaciju višestrukog uslovnog skoka u koraku $step_{31}$ sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **LOAD**, **STORE**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 14 da se pojavi tada na linijama **opr_{7...0}**. S obzirom da stanje brojača koraka T_{31} daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr_{7...0}** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka **CNT_{7...0}**.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 13) za realizaciju višestrukog uslovnog skoka u koraku $step_{0F}$ sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **dirreg**, **indreg**, ..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 13 da se pojavi tada na linijama **adr**_{7...0}. S obzirom da stanje brojača koraka T_{0F} daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka $CNT_{7...0}$.

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka za bezuslovne skokove (tabela 9) i uslovne skokove (tabela 11) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val**₀₀, **val**₀₇, ..., **val**₅₆ ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 9 i 11 tada da se pojavi na linijama **br**_{7...0}. Signali višestrukih uslovnih skokova **bradr** i **bropr** su aktivni samo u stanjima T_{0F} i T_{31} brojača koraka, a u svim ostalim neaktivni. S obzirom da nijedan od ova dva signala nije aktivan u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka $CNT_{7...0}$.

Blok *brojač koraka* sadrži brojač $CNT_{7...0}$. Brojač $CNT_{7...0}$ svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač $CNT_{7...0}$ može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača $CNT_{7...0}$ za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 15). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač $CNT_{7...0}$ čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 15). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo u stanjima brojača koraka koja se koriste da daju aktivnu vrednost nekog od signala višestrukog uslovnog skoka, bezuslovnog skoka ili nekog od uslovnih skokova sa ispunjenim uslovom skoka.

Brojač koraka $CNT_{7...0}$ je dimenzionisan prema broju koraka u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 15). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka T_{00} do koraka T_{60} usvojena je dužina brojača koraka $CNT_{7...0}$ od 8 bita.

Blok *dekoder koraka* sadrži dekodera DC. Na ulaze dekodera DC vode se izlazi brojača $CNT_{7...0}$. Dekodovana stanja brojača $CNT_{7...0}$ pojavljuju se kao signali **T**₀, **T**₁, ..., **T**_{FF} na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 1) dodeljeno je po jedno stanje brojača $CNT_{7...0}$ određeno vrednošću signala **T**₀ do **T**_{FF} i to koraku $step_0$ signal **T**₀, koraku $step_1$ signal **T**₁, itd. (tabela 15).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala **T**₀, **T**₁, ..., **T**_{FF} koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova **I1**, **I2**, ..., **PREKID** koji dolaze iz operacione jedinice i saglasno sekvenci upravljačkih signala za upravljačku

jedinicu ožičene realizacije (tabela 15) generišu dve grupe upravljačkih signala i to: upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $\text{ldMAR} = T_{00} + T_{04} + T_{08} + T_{14} + T_{17} + T_{1F} + T_{22} + T_{24} + T_{26} + T_{2B} + T_{4A} + T_{4F} + T_{53} + T_{57} + T_{59} + T_{5D}$
- $\text{mxMAR}_0 = T_{14} + T_{17} + T_{1F} + T_{26} + T_{4A} + T_{4F} + T_{53} + T_{57} + T_{59}$
- $\text{wrGPR} = T_{1A} + T_{20} + T_{3A}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $\text{bropr} = T_{31}$
- $\text{bradr} = T_{0F}$
- $\text{branch} = \text{bruncnd} + \text{brl1} * \text{I1} + \text{brl2} * \text{I2} + \text{brSTORE} * \text{STORE} + \text{brimmed} * \overline{\text{immed}} + \text{brregdir} * \text{regdir} + \text{breql} * \text{eql} + \text{brnotPREKID} * \overline{\text{PREKID}}$
- $\text{val}_{00} = T_{56} + T_{60}$
- $\text{val}_{0F} = T_{07}$
- $\text{val}_{2C} = T_{15} + T_{1B} + T_{21} + T_{23} + T_{27}$
- $\text{val}_{31} = T_{03} + T_{12} + T_{2C} + T_{2F}$
- $\text{val}_{39} = T_{35}$
- $\text{val}_{4C} = T_{48}$
- $\text{val}_{56} = T_{33} + T_{34} + T_{38} + T_{3B} + T_{3F} + T_{43} + T_{47} + T_{49} + T_{4D}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = T_{12} + T_{15} + T_{1B} + T_{21} + T_{23} + T_{27} + T_{2F} + T_{33} + T_{38} + T_{3B} + T_{3F} + T_{43} + T_{47} + T_{49} + T_{4D} + T_{60}$
- $\text{brl1} = T_{03}$
- $\text{brl2} = T_{07}$
- $\text{brSTORE} = T_{2C}$
- $\text{brimmed} = T_{34}$
- $\text{breql} = T_{48}$
- $\text{brnotPREKID} = T_{56}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **STORE**, **immed**, **regdir**, **eql** i **PREKID**.

1.3.1.2 Upravljačka jedinica sa spajanjem koraka

Upravljačka jedinica sa spajanjem koraka se realizuje istim postupkom kao i upravljačka jedinica bez spajanja koraka. Najpre se na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2) formira sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: *br* step_A, *br* (if uslov then step_A) i *br* (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An})).

Umesto iskaza *br* $step_A$ treba staviti signal bezuslovnog skoka i signal val_A . Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci $step_A$ na koje treba bezuslovno preći, simboličke oznake signala val_A i vrednosti A koje treba upisati u brojač koraka, dati su u tabeli 16.

Tabela 16 Koraci $step_A$, signali val_A i vrednosti A za bezuslovne skokove

$step_A$	val_A	A
$step_{00}$	val_{00}	00
$step_{26}$	val_{26}	26
$step_{2A}$	val_{2A}	2A
$step_{48}$	val_{48}	48

Umesto iskaza *br* (*if uslov then $step_A$*) treba staviti signal uslovnog skoka koji određuje signal uslova **uslov** na koji se vrši provera i signal val_A . Simboličke oznake signala uslovnih skokova i signala uslova dati su u tabeli 17. Koraci $step_A$ na koje treba preći ukoliko je signal **uslov** aktivan, simboličke oznake signala val_A i vrednosti A koje treba tada upisati u brojač koraka, dati su u tabeli 18.

Tabela 17 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
brl1	l1
brl2	l2
brSTORE	STORE
brimmed	immed
brregdir	regdir
breql	eql
brnotPREKID	$\overline{\text{PREKID}}$

Tabela 18 Koraci $step_A$, signali val_A i vrednosti A za uslovne skokove

$step_A$	val_A	A
$step_{00}$	val_{00}	00
$step_{0F}$	val_{0F}	0F
$step_{2A}$	val_{2A}	2A
$step_{30}$	val_{30}	30
$step_{3F}$	val_{3F}	3F
$step_{48}$	val_{48}	48

Umesto iskaza *br* (*case (uslov₁, ..., uslov_n) then (uslov₁, $step_{A1}$), ..., (uslov_n, $step_{An}$)*) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov₁**, **uslov₂**, ..., **uslov_n** na koje se vrši provera. Simboličke oznake signala višestrukog uslovnog skoka date su u tabeli 19. Signali uslova na koje se vrši provera za dva iskaza ovog i vrednosti koje treba upisati u brojač koraka u zavisnosti od toga koji od signala uslova je aktivan, dati su u tabelama 20 i 21.

Tabela 19 Signali višestrukih uslovnih skokova

korak	signal višestrukog uslovnog skoka
$step_{0F}$	bradr
$step_{2A}$	bropr

Tabela 20 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku $step_{0F}$

signal uslova	vrednost
---------------	----------

dirreg	10
indreg	12
postdec	14
preinc	19
dirmem	1E
indmem	1F
indregpom	22
immed	29

Tabela 21 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{2A}

signal uslova	vrednost	signal uslova	vrednost
LOAD	2B	JZ	3B
STORE	2C	JMP	3F
ADD	32	JSR	3D
AND	35	RTI	40
ASR	38	RTS	44

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka (tabela 22). Ona ima istu formu kao i tabela 15 za upravljačku jedinicu bez spajanja koraka.

Tabela 22 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka

! Čitanje instrukcije !

T₀₀ **ldMAR, incPC;**
T₀₁ **ldMBR;**
T₀₂ **ldIR1;**
T₀₃ **brl1, val_{2A};**
T₀₄ **ldMAR, incPC;**
T₀₅ **ldMBR;**
T₀₆ **ldIR2;**
T₀₇ **brl2, val_{0F};**
T₀₈ **ldMAR, incPC;**
...
T_{0E} **ldIRN;**

! Formiranje adrese i čitanje operanda !

T_{0F} **bradr;**

! Direktno registarsko !

T₁₀ **ldRSRC;**
T₁₁ **ldB, bruncnd, val_{2A};**

! Indirektno registarsko !

T₁₂ **ldRSRC;**
T₁₃ **mxMAR₀, ldMAR, bruncnd, val₂₆;**

! Postdekrement !

T₁₄ **ldRSRC;**
T₁₅ **mxMAR₀, ldMAR, ldB;**
T₁₆ **decB;**
T₁₇ **mxRDST, ldRDST;**
T₁₈ **wrGPR, bruncnd, val₂₆;**

! Preinkrement !

T₁₉ **ldRSRC;**
 T_{1A} **ldB;**
 T_{1B} **incB;**
 T_{1C} **mxMAR₂, mxMAR₁, ldMAR, mxRDST, ldRDST;**
 T_{1D} **wrGPR, bruncnd, val₂₆;**
 ! Direktno memorijsko !
 T_{1E} **mxMAR₁, ldMAR, bruncnd, val₂₆;**
 ! Indirektno memorijsko!
 T_{1F} **mxMAR₁, ldMAR;**
 T₂₀ **ldMBR;**
 T₂₁ **mxMAR₁, mxMAR₀, ldMAR, bruncnd, val₂₆;**
 ! Indirektno registarsko sa pomerajem !
 T₂₂ **ldRSRC;**
 T₂₃ **mxX₀, ldX, mxY₀, ldY;**
 T₂₄ **add, ldZ;**
 T₂₅ **mxMAR₂, ldMAR;**
 ! Čitanje operanda za memorijska adresiranja !
 T₂₆ **brSTORE, val_{2A};**
 T₂₇ **ldMBR;**
 T₂₈ **mxB₀, ldB, bruncnd, val_{2A};**
 ! Neposredno !
 T₂₉ **mxB₁, ldB;**
 ! Izvršavanje operacije !
 T_{2A} **bropr;**
 ! LOAD !
 T_{2B} **mxACC, ldACC, bruncnd, val₄₈;**
 ! STORE !
 T_{2C} **brimmed, val₄₈;**
 T_{2D} **brregdir, val₃₀;**
 T_{2E} **mxMBR₀, ldMBR;**
 T_{2F} **wrMEM, bruncnd, val₄₈;**
 T₃₀ **ldRDST;**
 T₃₁ **wrGPR, bruncnd, val₄₈;**
 ! ADD !
 T₃₂ **ldX, ldY;**
 T₃₃ **add, ldZ;**
 T₃₄ **ldACC, bruncnd, val₄₈;**
 ! AND !
 T₃₅ **ldX, ldY;**
 T₃₆ **and, ldZ;**
 T₃₇ **ldACC, bruncnd, val₄₈;**
 ! ASR !
 T₃₈ **ldY;**
 T₃₉ **asr, ldZ;**
 T_{3A} **ldACC, bruncnd, val₄₈;**
 ! JZ !
 T_{3B} **breql, val_{3F};**
 T_{3C} **bruncnd, val₄₈;**
 ! JSR !
 T_{3D} **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR;**
 T_{3E} **wrMEM;**
 ! JMP !

T_{3F} **ldPC, bruncnd, val₄₈**;
 ! RTI !
 T₄₀ **incSP**;
 T₄₁ **mxMAR₂, mxMAR₀, ldMAR**;
 T₄₂ **ldMBR**;
 T₄₃ **ldPSW**;

! RTS !
 T₄₄ **incSP**;
 T₄₅ **mxMAR₂, mxMAR₀, ldMAR**;
 T₄₆ **ldMBR**;
 T₄₇ **mxPC, ldPC**;

! Opsluživanje prekida !

T₄₈ **brnotPREKID, val₀₀**;
 T₄₉ **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR**;
 T_{4A} **wrMEM**;
 T_{4B} **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, mxMBR₀, ldMBR**;
 T_{4C} **wrMEM**;
 T_{4D} **mxX₁, ldX, mxY₁, ldY**;
 T_{4E} **add, ldZ**;
 T_{4F} **mxMAR₂, ldMAR**;
 T₅₀ **ldMBR**;
 T₅₁ **mxPC, ldPC, bruncnd, val₀₀**;

Struktura upravljačke jedinice sa spajanjem koraka je ista kao i za slučaj bez spajanja koraka (slika 6). Brojač koraka se na isti način inkrementira i u brojač koraka se na isti način upisuje nova vrednost, pri čemu brojač koraka prolazi kroz manji broj stanja. Stoga je i manji broj signala dekodovanih stanja brojača koraka i to T₀₀ do T₅₁. Na isti način se generišu i upravljački signali operacione i upravljačke jedinice jedino se druge vrednosti signala dekodovanih vrednosti stanja brojača koraka koriste. Druge su i vrednosti koje generišu kombinacione mreže KMOPR, KMADR i KMBR. Kombinaciona mreža KMOPR generiše vrednosti 2B, 2C, ..., 44 pri aktivnim vrednostima signala **LOAD**, **STORE**, ..., **RTS**, respektivno. Kombinaciona mreža KMADR generiše vrednosti 10, 12, ..., 29 pri aktivnim vrednostima signala **dirreg**, **indreg**, ..., **immed**, respektivno. Kombinaciona mreža KMBR generiše vrednosti 00, 0F, ..., 56 pri aktivnim vrednostima signala **val₀₀**, **val_{0F}**, ..., **val₅₆**, respektivno. Zbog drugih vrednosti koje generiše kombinaciona mreža KMBR javljaju se drugi signali **val_A**. Tako se umesto signala **val₃₁**, javlja signal **val_{2A}**, jer u brojač koraka umesto vrednosti 31 treba upisati 2A itd.

Istim postupkom kao i u slučaju upravljačke jedinice bez spajanja koraka dobijaju se izrazi za upravljačke signale operacione i upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- **ldMAR** = T₀₀ + T₀₄ + T₀₈ + T₁₃ + T₁₅ + T_{1C} + T_{1E} + T_{1F} + T₂₁ + T₂₅ + T_{3D} + T₄₁
 + T₄₅ + T₄₉ + T_{4B} + T_{4F}
- **mxMAR₀** = T₁₃ + T₁₅ + T₂₁ + T_{3D} + T₄₁ + T₄₅ + T₄₉ + T_{4B}
- **wrGPR** = T₁₈ + T_{1D} + T₃₁

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- **bropr** = T_{2A}
- **bradr** = T_{0F}
- **branch** = **bruncnd**

$$+ \text{brl1} * \text{I1} + \text{brl2} * \text{I2} + \text{brSTORE} * \text{STORE} + \text{brimmed} * \text{immed} \\ + \text{brregdir} * \text{regdir} + \text{breql} * \text{eql} + \text{brnotPREKID} * \overline{\text{PREKID}}$$

- $\text{val}_{00} = \text{T}_{48} + \text{T}_{51}$
- $\text{val}_{0F} = \text{T}_{07}$
- $\text{val}_{26} = \text{T}_{13} + \text{T}_{18} + \text{I}_{1D} + \text{T}_{1E} + \text{T}_{21}$
- $\text{val}_{2A} = \text{T}_{03} + \text{T}_{11} + \text{T}_{26} + \text{T}_{28}$
- $\text{val}_{30} = \text{T}_{2D}$
- $\text{val}_{3F} = \text{T}_{3B}$
- $\text{val}_{48} = \text{T}_{2B} + \text{T}_{2C} + \text{T}_{2F} + \text{T}_{31} + \text{T}_{34} + \text{T}_{37} + \text{T}_{3A} + \text{T}_{3C} + \text{T}_{3F}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = \text{T}_{11} + \text{T}_{13} + \text{T}_{18} + \text{T}_{1D} + \text{T}_{1E} + \text{T}_{21} + \text{T}_{28} + \text{T}_{2B} + \text{T}_{2F} + \text{T}_{31} + \text{T}_{34} \\ + \text{T}_{37} + \text{T}_{3A} + \text{T}_{3C} + \text{T}_{3F} + \text{T}_{51}$
- $\text{brl1} = \text{T}_{03}$
- $\text{brl2} = \text{T}_{07}$
- $\text{brSTORE} = \text{T}_{26}$
- $\text{brimmed} = \text{T}_{2C}$
- $\text{brregdir} = \text{T}_{2D}$
- $\text{breql} = \text{T}_{3B}$
- $\text{brnotPREKID} = \text{T}_{48}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **STORE**, **immed**, **regdir**, **eql** i **PREKID**.

1.3.2 Mikroprogramska realizacija

U ovom poglavlju se razmatraju mikroprogramska upravljačka jedinica sa dva tipa mikroinstrukcija, mikroprogramska upravljačka jedinica sa jednim tipom mikroinstrukcija, kodiranje upravljačkih signala operacione jedinice i mikroprogramska upravljačke jedinice sa nanoprogramiranjem.

1.3.2.1 Mikroprogramska realizacija sa dva tipa mikroinstrukcija


U sekvenci upravljačkih signala po koracima bez spajanja koraka (tabela 1) se svakom operacionom koraku, u kome se generišu upravljački signali operacione jedinice, pridružuje binarna reč čiji je format dat na slici 7 i svakom upravljačkom koraku, u kome se realizuju skokovi, pridružuje binarna reč čiji je format dat na slici 7. Te binarne reči se nazivaju mikroinstrukcijama, mikronaredbama ili mikrokomadama. Mikroinstrukcije pridružene operacionim koracima nazivaju se operacione mikroinstrukcije, dok se mikroinstrukcije pridružene upravljačkim koracima nazivaju upravljačke mikroinstrukcije. Uređeni niz mikroinstrukcija pridruženih operacionim koracima i upravljačkim koracima, naziva se mikroprogram.

Poljem h dužine 1 bit određuje se da li se radi o operacionoj ili upravljačkoj mikroinstrukciji.

Poljem z dužine m bita operacione mikroinstrukcije određuju se vrednosti svih upravljačkih signala. Uzeto je da svakom upravljačkom signalu odgovara poseban bit. Ovakav način kodiranja upravljačkih signala se naziva horizontalni način kodiranja.

Poljem cc dužine k bita upravljačke mikroinstrukcije specificira se безусловni skok, uslovni skokovi na osnovu vrednosti svakog od signala logičkog uslova i višestruki uslovni skokovi. Polje ba dužine n bita upravljačke mikroinstrukcije predstavlja adresu

mikroinstrukcije u mikroprogramu na koju se skače u slučaju bezuslovnog skoka i u slučaju uslovnog skoka ukoliko ukoliko je vrednost odgovarajućeg signala logičkog uslova aktivna.



Slika 7 Formati operacionih i upravljачkih mikroinstrukcija

Upravljачka jedinice se sastoji iz mikroprogramske memorije, mikroprogramskog brojača, prihvatnog registra mikroinstrukcije, kombinacione mreže za generisanje upravljачkih signala i kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača. Mikroprogramska memorije služi za smeštanje mikroprograma. Mikroprogramski brojač određuje adresu mikroinstrukcije u mikroprogramskoj memoriji. Prihvatni registar mikroinstrukcije služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije. Kombinaciona mreža za generisanje upravljачkih signala generiše dve grupe signala i to upravljачke signale operacione jedinice i upravljачke signale upravljачke jedinice. Upravljачki signali operacione jedinice se generišu na osnovu vrednosti bitova polja z ukoliko je polje h 0. Upravljачki signali upravljачke jedinice se generišu na osnovu vrednosti bitova polja cc i signala logičkih uslova ukoliko je polje h 1. Njima se sadržaj mikroprogramskog brojača ili inkrementira ili se u mikroprogramski brojač preko kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača upisuje vrednost određena poljem ba i time realizuje skok u mikroprogramskoj memoriji.

Postoje dva tipa mikroinstrukcije (slika 7) i to operaciona mikroinstrukcija i upravljачka mikroinstrukcija.

Format operacione mikroinstrukcije je dat na slici 8. Polje h je 0. Bitovi polja z dodeljeni su upravljачkim signalima operacione jedinice.

0	1	2	3	4	5	6	7
0	ldMAR	mxMAR ₂	mxMAR ₁	mxMAR ₀	wrMEM	ldMBR	mxMBR ₁
8	9	10	11	12	13	14	15
mxMBR ₀	ldPC	incPC	mxPC	incSP	decSP	ldIR ₁	ldIR ₂
16	17	18	19	20	21	22	23
ldACC	mxACC	incB	decB	ldB	mxB ₁	mxB ₀	ldPSW
24	25	26	27	28	29	30	31
mxPSW	ldX	mxX ₁	mxX ₀	ldY	mxY ₁	mxY ₀	add
32	33	34	35	36	37	38	39
and	asr	ldZ	ldRSRC	wrGPR	ldRDST	mxRDST	/

Slika 8 Operaciona mikroinstrukcija

Format upravljачke mikroinstrukcije je dat na slici 9. Polje h je 1.

0	1	2	3	4	5	6	7
1	/	/	/	cc			
8	9	10	11	12	13	14	15
ba							
16	17	18	19	20	21	22	23
/	/	/	/	/	/	/	/
24	25	26	27	28	29	30	31
/	/	/	/				
32	33	34	35	36	37	38	39
/	/	/	/	/	/	/	/

Slika 9 Upravljačka mikroinstrukcija

Bitovi polja *cc* mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: безусловni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skok se realizuje u onim koracima sekvence upravljačkih signala po koracima (tabela 1) u kojima se pojavljuju iskazi tipa *br step_A*. Simbolička oznaka signala безусловnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja *cc* mikroinstrukcije dati su u tabeli 23.

Tabela 23 Signal безусловnog skoka

<i>cc</i>	signal безусловnog skoka
01	bruncnd

Uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br (if uslov then step_A)*. Način kodiranja signala uslovnih skokova bitovima polja *cc* mikroinstrukcije, simboličke oznake signala uslovnih skokova i signal uslova koji treba da je aktivan da bi se realizovao skok dati su u tabeli 24.

Tabela 24 Signali uslovnih skokova

<i>cc</i>	signal uslovnog skoka	signal uslova
02	brl1	l1
03	brl2	l2
04	brSTORE	STORE
05	brimmed	immed
06	breql	eql
07	brnotPREKID	PREKID

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{AN}))*. Način kodiranja signala višestrukih uslovnih skokova bitovima polja *cc* mikroinstrukcije, koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa i simboličke oznake signala višestrukih uslovnih skokova dati su u tabeli 25.

Tabela 25 Signali višestrukih uslovnih skokova

<i>cc</i>	korak	signal višestrukog uslovnog skoka
08	step _{0F}	bradr
09	step ₃₁	bropr

Vrednost polja *cc* 00 i sve ostale vrednosti koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod uslovnih i bezuslovnih skokova u sekvenci upravljačkih signala po koracima (tabela 1). Ovi bitovi sadrže vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i ukoliko je signal uslova aktivan u slučaju uslovnih skokova. Kod pisanja mikroprograma ovo polje se simbolički označava sa madr_{xx} , pri čemu *xx* odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa madr_{56} je simbolički označena heksadekadna vrednost 56 ovog polja. Za kodiranje polja *adresa skoka* usvojeno je 8 bitova, jer je za kompletan mikroprogram dovoljan kapacitet mikroprogramske memorije od 256 reči.

Operaciona mikroinstrukcija je duža od upravljačke mikroinstrukcije, pa je dužina mikroinstrukcije određena dužinom operacione mikroinstrukcije i iznosi 40 bitova.

Mikroprogram se za razmatrani slučaj mikroprogramske realizacije formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za takve korake se bit polja *h* postavlja na 0, bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se javljaju u datom koraku postavljaju na 1 i bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se ne javljaju u datom koraku postavljaju na 0.

Kod formiranja upravljačkih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javlja neki od iskaza *br step_A*, *br (if uslov then step_A)* i *br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An}))*. Za takve korake se bit polja *h* postavlja na 1, što se u mikroprogramu označava signalom **cnt**, dok se bitovi polja *cc* i *ba* kodiraju u zavisnosti od toga koji se od ova tri iskaza javlja u datom koraku.

Za iskaz *br step_A* se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak *step_A* i za polje *ba* binarna vrednosti *A* koju treba upisati u mikroprogramski brojač.

Simbolička oznaka signala bezuslovnog skoka i način njegovog kodiranja poljem *cc* dati su u tabeli 23. Korak *step_A* na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti madr_A koju treba upisati u mikroprogramski brojač i sama vrednost *A* za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 26.

Tabela 26 Koraci *step_A*, adrese madr_A i vrednosti *A* za bezuslovne skokove

<i>step_A</i>	madr_A	<i>A</i>
<i>step₀₀</i>	madr_{00}	00
<i>step_{2C}</i>	madr_{2C}	2C
<i>step₃₁</i>	madr_{31}	31
<i>step₅₆</i>	madr_{56}	56

Za iskaz *br (if uslov then step_A)* se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak *step_A* i za polje *ba* binarna vrednosti *A* koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan.

Simboličke oznake signala uslovnog skoka, način njihovog kodiranja poljem *cc* i signali **uslov** za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 24. Korak $step_A$ na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti $madr_A$ koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan i sama vrednost *A* za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 27.

Tabela 27 Koraci $step_A$, adrese $madr_A$ i vrednosti *A* za uslovne skokove

$step_A$	$madr_A$	<i>A</i>
$step_{00}$	$madr_{00}$	00
$step_{0F}$	$madr_{0F}$	0F
$step_{31}$	$madr_{31}$	31
$step_{39}$	$madr_{39}$	39
$step_{56}$	$madr_{56}$	56

Za iskaz *br* (*case* (**uslov**₁, ..., **uslov**_{*n*}) *then* (**uslov**₁, $step_{A1}$), ..., (**uslov**_{*n*}, $step_{An}$)) se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu višestrukog uslovnog skoka koji određuje signale **uslov**₁, ..., **uslov**_{*n*} za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka $step_{A1}$, ..., $step_{An}$ i za polje *bb* nule jer njegova vrednost nije bitna. Upravljačka jedinica mora da bude tako realizovana da za svaki višestruki uslovni skok generiše vrednosti *A*₁, ..., *A*_{*n*} koje treba upisati u mikroprogramski brojač. Ona mora da obezbedi i selekciju jedne od vrednosti *A*₁, ..., *A*_{*n*} u zavisnosti od toga koji od signala uslova **uslov**₁, ..., **uslov**_{*n*} ima aktivnu vrednost.

Simboličke oznake signala višestrukih uslovnih skokova, način njihovog kodiranja poljem *cc* i koraci u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 25. Vrednosti *A*₁, ..., *A*_{*n*} koje treba upisati u mikroprogramski brojač i signali uslova **uslov**₁, ..., **uslov**_{*n*} za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka $step_{A1}$, ..., $step_{An}$ za dva iskaza ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabelama 28 i 29.

Tabela 28 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku $step_{0F}$

signal uslova	vrednost
dirreg	10
indreg	13
postdec	16
preinc	1C
dirmem	22
indmem	24
indregpom	28
immed	30

Tabela 29 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku $step_{31}$

signal uslova	vrednost	signal uslova	vrednost
LOAD	32	JZ	48
STORE	34	JMP	4A
ADD	3C	JSR	4C
AND	40	RTI	4E
ASR	44	RTS	52

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1) formiran mikroprogram (tabela 30). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su mikroinstrukcije predstavljene nizom simboličkih oznaka samo upravljačkih signala operacione i/ili upravljačke jedinice koji treba da budu aktivni i koji su razdvojeni zaptetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje uskliknikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 30 Mikroprogram

! Čitanje instrukcije !

```

madr00 ldMAR, incPC;
madr01 ldMBR;
madr02 ldIR1;
madr03 cnt, brl1, madr31;
madr04 ldMAR, incPC;
madr05 ldMBR;
madr06 ldIR2;
madr07 cnt, brl2, madr0F;
madr08 ldMAR, incPC;
...
madr0E ldIRN;

```

! Formiranje adrese i čitanje operanda !

```

madr0F cnt, bradr;

```

! Direktno registarsko !

```

madr10 ldRSRC;
madr11 ldB;
madr12 cnt, bruncnd, madr31;

```

! Indirektno registarsko !

```

madr13 ldRSRC;
madr14 mxMAR0, ldMAR;
madr15 cnt, bruncnd, madr2C;

```

! Postdekrement !

```

madr16 ldRSRC;
madr17 mxMAR0, ldMAR, ldB;
madr18 decB;
madr19 mxRDST, ldRDST;
madr1A wrGPR;
madr1B cnt, bruncnd, madr2C;

```

! Preinkrement !

```

madr1C ldRSRC;
madr1D ldB;
madr1E incB;
madr1F mxMAR2, mxMAR1, ldMAR, mxRDST, ldRDST;
madr20 wrGPR;
madr21 cnt, bruncnd, madr2C;

```

! Direktno memorijsko !

```

madr22 mxMAR1, ldMAR;
madr23 cnt, bruncnd, madr2C;

```

! Indirektno memorijsko!

madr₂₄ **mxMAR₁, ldMAR;**
 madr₂₅ **ldMBR;**
 madr₂₆ **mxMAR₁, mxMAR₀, ldMAR;**
 madr₂₇ **cnt, bruncnd, madr_{2C};**
 ! Indirektno registarsko sa pomerajem !
 madr₂₈ **ldRSRC;**
 madr₂₉ **mxX₀, ldX, mxY₀, ldY;**
 madr_{2A} **add, ldZ;**
 madr_{2B} **mxMAR₂, ldMAR;**
 ! Čitanje operanda za memorijska adresiranja !
 madr_{2C} **brSTORE, madr₃₁;**
 madr_{2D} **ldMBR;**
 madr_{2E} **mxB₀, ldB;**
 madr_{2F} **cnt, bruncnd, madr₃₁;**
 ! Neposredno !
 madr₃₀ **mxB₁, ldB;**
 ! Izvršavanje operacije !
 madr₃₁ **cnt, bropr;**
 ! LOAD !
 madr₃₂ **mxACC, ldACC;**
 madr₃₃ **cnt, bruncnd, madr₅₆;**
 ! STORE !
 madr₃₄ **cnt, brimmed, madr₅₆;**
 madr₃₅ **cnt, brregdir, madr₃₉;**
 madr₃₆ **mxMBR₀, ldMBR;**
 madr₃₇ **wrMEM;**
 madr₃₈ **cnt, bruncnd, madr₅₆;**
 madr₃₉ **ldRDST;**
 madr_{3A} **wrGPR;**
 madr_{3B} **cnt, bruncnd, madr₅₆;**
 ! ADD !
 madr_{3C} **ldX, ldY;**
 madr_{3D} **add, ldZ;**
 madr_{3E} **ldACC;**
 madr_{3F} **cnt, bruncnd, madr₅₆;**
 ! AND !
 madr₄₀ **ldX, ldY;**
 madr₄₁ **and, ldZ;**
 madr₄₂ **ldACC;**
 madr₄₃ **cnt, bruncnd, madr₅₆;**
 ! ASR !
 madr₄₄ **ldY;**
 madr₄₅ **asr, ldZ;**
 madr₄₆ **ldACC;**
 madr₄₇ **cnt, bruncnd, madr₅₆;**
 ! JZ !
 madr₄₈ **cnt, breql, madr_{4C};**
 madr₄₉ **cnt, bruncnd, madr₅₆;**
 ! JSR !
 madr_{4A} **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR;**
 madr_{4B} **wrMEM;**
 ! JMP !


```

madr4C ldPC;
madr4D cnt, bruncnd, madr56;
! RTI !
madr4E incSP;
madr4F mxMAR2, mxMAR0, ldMAR;
madr50 ldMBR;
madr51 ldPSW;
! RTS !
madr52 incSP;
madr53 mxMAR2, mxMAR0, ldMAR;
madr54 ldMBR;
madr55 mxPC, ldPC;
! Opsluživanje prekida !
madr56 cnt, brnotPREKID, madr00;
madr57 mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, ldMBR;
madr58 wrMEM;
madr59 mxMAR2, mxMAR0, ldMAR, decSP, mxMBR1, mxMBR0, ldMBR;
madr5A wrMEM;
madr5B mxX1, ldX, mxY1, ldY;
madr5C add, ldZ;
madr5D mxMAR2, ldMAR;
madr5E ldMBR;
madr5F mxPC, ldPC;
madr60 cnt, bruncnd, madr00;

```

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 10. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti mikroprogramskog brojača*, blok *mikroprogramski brojač*, blok *mikroprogramska memorija*, blok *prihvatni registar mikroinstrukcije* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti mikroprogramskog brojača* se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr_{7...0}**, kombinacione mreže KMADR koja formira signale **adr_{7...0}** i razreda $CW_{k+1...k+n}$ prihvatnog registra mikroinstrukcije CW. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima **bropr** i **bradr** i to: signali **opr_{7...0}** ako je aktivan signal **bropr**, signali **adr_{7...0}** ako je aktivan signal **bradr** i signali $CW_{k+1...k+n}$ ako su neaktivni signali **bropr** i **bradr**.



Slika 10 Struktura upravljačke jedinice mikroprogramske realizacije sa horizontalnim formatom mikroinstrukcije

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 29) za realizaciju višestrukog uslovnog skoka na adresi 31 mikroprograma (tabela 30). U zavisnosti od toga koji od signala **LOAD**, **STORE**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 29 da se pojavi na linijama $opr_{7...0}$. S obzirom da se na adresi 31 mikroprograma nalazi upravljačka mikroinstrukcija sa tako kodiranim poljem cc da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama $opr_{7...0}$ prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 28) za realizaciju višestrukog uslovnog skoka na adresi 0F mikroprograma (tabela 30). U zavisnosti od toga koji

od signala **dirreg**, **indreg**,..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 28 da se pojavi tada na linijama **adr**_{7...0}. S obzirom da se na adresi 0F mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**_{7...0} prolazi kroz multiplexer MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije CW u svojim razredima CW_{k+1...k+n} sadrži vrednost za upis u mikroprogramski brojač mPC_{7...0} za безусловne skokove (tabela 26) i uslovne skokove (tabela 27). Signali višestrukih uslovnih skokova **bropr** i **bradr** su aktivni samo prilikom izvršavanja mikroinstrukcija na adresama 0F i 31 mikroprograma, respektivno, a u svim ostalim situacijama neaktivni. S obzirom da nijedan od ova dva signala nije aktivan prilikom izvršavanja mikroinstrukcija kojima se realizuju безусловni ili uslovni skokovi u mikroprogramu, vrednost određena razredima CW_{k+1...k+n} prolazi kroz multiplexer MP i pojavljuje se na ulazima mikroprogramskog brojača mPC_{7...0}.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač mPC_{n-1...0}. Mikroprogramski brojač mPC_{n-1...0} svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač mPC_{n-1...0} može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta CLK_{mPC} vrši se uvećavanje sadržaja mikroprogramskog brojača mPC_{n-1...0} za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije (tabela 30). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta CLK_{mPC} vrši se upis nove vrednosti u mikroprogramski brojač mPC_{n-1...0} čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije (tabela 30). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestruki uslovni skok, безусловni skok ili neki od uslovnih skokova i uslov skoka je ispunjen.

Mikroprogramski brojač mPC_{n-1...0} je dimenzionisan prema veličini mikroprograma (tabela 30). S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese 60, usvojena je dužina mikroprogramskog brojača mPC_{n-1...0} od 8 bita.

Blok *mikroprogramski memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 40 bita, a kapacitet veličinom mikroprograma svih instrukcija procesora (tabela 30) i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača mPC_{n-1...0}.

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije CW_{0...k+n}. Prihvatni registar mikroinstrukcije CW_{0...k+n} služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije mMEM. Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi CW_{0...m} i CW_{0...k} se koriste u bloku *generisanje upravljačkih signala* za generisanje upravljačkih signala operacione jedinice i upravljačke jedinice, respektivno, dok se razredi CW_{k+1...k+n} koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikroprogramu u slučaju безусловnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta CLK. Signal takta CLK

kasni za signalom takta CLK_{mPC} onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje na osnovu sadržaja razreda $CW_{0...m}$ prihvatnog registra mikroinstrukcije generišu upravljačke signale operacione jedinice i na osnovu sadržaja razreda $CW_{0...k}$ prihvatnog registra mikroinstrukcije i signala logičkih uslova **I1**, **I2**, ..., **PREKID** koji dolaze iz operacione jedinice generišu upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $ldMAR = \overline{CW_0} \cdot CW_1$
- $mxMAR_0 = \overline{CW_0} \cdot CW_4$
- $wrGPR = \overline{CW_0} \cdot CW_{36}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $bropr = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $bradr = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $branch = bruncnd$
 $+ brl1 \cdot I1 + brl2 \cdot I2 + brSTORE \cdot STORE + brimmed \cdot immed$
 $+ brregdir \cdot regdir + breql \cdot eql + brnotPREKID \cdot \overline{PREKID}$


Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $bruncnd = \overline{CW_0} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $brl1 = \overline{CW_0} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $brl2 = \overline{CW_0} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $brSTORE = \overline{CW_0} \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $brimmed = \overline{CW_0} \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $breql = \overline{CW_0} \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $brnotPREKID = \overline{CW_0} \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **STORE**, **immed**, **regdir**, **eql** i **PREKID**.

1.3.2.2 Mikroprogramska realizacija sa jednim tipom mikroinstrukcija

U slučaju spajanja koraka postoji samo jedan tip mikroinstrukcije (slika 11).



Slika 11 Format mikroinstrukcije za horizontalni način kodiranja upravljačkih signala

Kodiranje operacionog i upravljačkog dela mikroinstrukcije je dato na slici 12.

0	1	2	3	4	5	6	7	
/	ldMAR	mxMAR ₂	mxMAR ₁	mxMAR ₀	wrMEM	ldMBR	mxMBR ₁	
8	9	10	11	12	13	14	15	
mxMBR ₀	ldPC	incPC	mxPC	incSP	decSP	ldIR ₁	ldIR ₂	
16	17	18	19	20	21	22	23	
ldACC	mxACC	incB	decB	ldB	mxB ₁	mxB ₀	ldPSW	
24	25	26	27	28	29	30	31	
mxPSW	ldX	mxX ₁	mxX ₀	ldY	mxY ₁	mxY ₀	add	
32	33	34	35	36	37	38	39	
and	asr	ldZ	ldRSRC	wrGPR	ldRDST	mxRDST	/	
40	41	42	43	44	45	46	47	
/	/	/	/	<i>cc</i>				
48	49	50	51	52	53	54	55	
<i>ba</i>								

Slika 12 Mikroinstrukcija

Mikroprogram je dat u tabeli 31 .

Tabela 31 Mikroprogram (jedan tip mikroinstrukcije)

! Čitanje instrukcije !

```

madr00 ldMAR, incPC;
madr01 ldMBR;
madr02 ldIR1;
madr03 brl1, madr2A;
madr04 ldMAR, incPC;
madr05 ldMBR;
madr06 ldIR2;
madr07 brl2, madr0F;
madr08 ldMAR, incPC;
...
madr0E ldIRN;

```

! Formiranje adrese i čitanje operanda !

```
madr0F bradr;
```

! Direktno registarsko !

```

madr10 ldRSRC;
madr11 ldB, bruncnd, madr2A;

```

! Indirektno registarsko !

```

madr12 ldRSRC;
madr13 mxMAR0, ldMAR, bruncnd, madr26;

```

! Postdekrement !

```

madr14 ldRSRC;
madr15 mxMAR0, ldMAR, ldB;
madr16 decB;
madr17 mxRDST, ldRDST;
madr18 wrGPR, bruncnd, madr26;


```

! Preinkrement !

madr₁₉ **ldRSRC**;
 madr_{1A} **ldB**;
 madr_{1B} **incB**;
 madr_{1C} **mxMAR₂, mxMAR₁, ldMAR, mxRDST, ldRDST**;
 madr_{1D} **wrGPR, bruncnd, madr₂₆**;
 ! Direktno memorijsko !
 madr_{1E} **mxMAR₁, ldMAR, bruncnd, madr₂₆**;
 ! Indirektno memorijsko!
 madr_{1F} **mxMAR₁, ldMAR**;
 madr₂₀ **ldMBR**;
 madr₂₁ **mxMAR₁, mxMAR₀, ldMAR, bruncnd, madr₂₆**;
 ! Indirektno registarsko sa pomerajem !
 madr₂₂ **ldRSRC**;
 madr₂₃ **mxX₀, ldX, mxY₀, ldY**;
 madr₂₄ **add, ldZ**;
 madr₂₅ **mxMAR₂, ldMAR**;
 ! Čitanje operanda za memorijska adresiranja !
 madr₂₆ **brSTORE, madr_{2A}**;
 madr₂₇ **ldMBR**;
 madr₂₈ **mxB₀, ldB, bruncnd, madr_{2A}**;
 ! Neposredno !
 madr₂₉ **mxB₁, ldB**;
 ! Izvršavanje operacije !
 madr_{2A} **bropr**;
 ! LOAD !
 madr_{2B} **mxACC, ldACC, bruncnd, madr₄₈**;
 ! STORE !
 madr_{2C} **brimmed, madr₄₈**;
 madr_{2D} **brregdir, madr₃₀**;
 madr_{2E} **mxMBR₀, ldMBR**;
 madr_{2F} **wrMEM, bruncnd, madr₄₈**;
 madr₃₀ **ldRDST**;
 madr₃₁ **wrGPR, bruncnd, madr₄₈**;
 ! ADD !
 madr₃₂ **ldX, ldY**;
 madr₃₃ **add, ldZ**;
 madr₃₄ **ldACC, bruncnd, madr₄₈**;
 ! AND !
 madr₃₅ **ldX, ldY**;
 madr₃₆ **and, ldZ**;
 madr₃₇ **ldACC, bruncnd, madr₄₈**;
 ! ASR !
 madr₃₈ **ldY**;
 madr₃₉ **asr, ldZ**;
 madr_{3A} **ldACC, bruncnd, madr₄₈**;
 ! JZ !
 madr_{3B} **breql, madr_{3F}**;
 madr_{3C} **bruncnd, madr₄₈**;
 ! JSR !
 madr_{3D} **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR**;
 madr_{3E} **wrMEM**;
 ! JMP !

madr_{3F} ldPC, bruncnd, madr₄₈;
! RTI !
madr₄₀ incSP;
madr₄₁ mxMAR₂, mxMAR₀, ldMAR;
madr₄₂ ldMBR;
madr₄₃ ldPSW;
! RTS !
madr₄₄ incSP;
madr₄₅ mxMAR₂, mxMAR₀, ldMAR;
madr₄₆ ldMBR;
madr₄₇ mxPC, ldPC;
! Opsluživanje prekida !
madr₄₈ brnotPREKID, madr₀₀;
madr₄₉ mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR;
madr_{4A} wrMEM;
madr_{4B} mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, mxMBR₀,ldMBR;
madr_{4C} wrMEM;
madr_{4D} mxX₁, ldX, mxY₁, ldY;
madr_{4E} add, ldZ;
madr_{4F} mxMAR₂, ldMAR;
madr₅₀ ldMBR;
madr₅₁ mxPC, ldPC, bruncnd, madr₀₀;

Struktura upravljačke jedinice je data na slici 13.



Slika 13 Struktura upravljačke jedinice sa jednim tipom mikroinstrukcije

Upravljački signali operacione jedinice se generišu na sledeći način:

- $ldMAR = CW_1$
- $mxMAR_0 = CW_4$
- $wrGPR = CW_{36}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $bropr = CW_{44} \cdot \overline{CW_{45}} \cdot \overline{CW_{46}} \cdot \overline{CW_{47}}$
- $bradr = CW_{44} \cdot \overline{CW_{45}} \cdot \overline{CW_{46}} \cdot CW_{47}$
- $branch = bruncnd + brl1 \cdot i1 + brl2 \cdot i2 + brSTORE \cdot STORE + brimmed \cdot immed$

$$+ \text{brregdir} \cdot \text{regdir} + \text{breql} \cdot \text{eql} + \text{brnotPREKID} \cdot \overline{\text{PREKID}}$$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = \overline{\text{CW}}_{44} \cdot \overline{\text{CW}}_{45} \cdot \overline{\text{CW}}_{46} \cdot \text{CW}_7$
- $\text{brl1} = \overline{\text{CW}}_{44} \cdot \overline{\text{CW}}_{45} \cdot \text{CW}_{46} \cdot \overline{\text{CW}}_{47}$
- $\text{brl2} = \overline{\text{CW}}_{44} \cdot \overline{\text{CW}}_{45} \cdot \text{CW}_{46} \cdot \text{CW}_{47}$
- $\text{brSTORE} = \overline{\text{CW}}_{44} \cdot \text{CW}_{45} \cdot \overline{\text{CW}}_{46} \cdot \overline{\text{CW}}_{47}$
- $\text{brimmed} = \overline{\text{CW}}_{44} \cdot \text{CW}_{45} \cdot \overline{\text{CW}}_{46} \cdot \text{CW}_{47}$
- $\text{breql} = \overline{\text{CW}}_{44} \cdot \text{CW}_{45} \cdot \text{CW}_{46} \cdot \overline{\text{CW}}_{47}$
- $\text{brnotPREKID} = \overline{\text{CW}}_{44} \cdot \text{CW}_{45} \cdot \text{CW}_{46} \cdot \text{CW}_{47}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **STORE**, **immed**, **regdir**, **eql** i **PREKID**.

1.3.2.3 Kodiranje upravljačkih signala operacione jedinice

Kodiranje upravljačkih signala operacione jedinice se može realizovati na više različitih načina. Do sada je bio poseban bit za svaki upravljački signal operacione jedinice. U tom slučaju se kaže da je format instrukcije horizontalan. Pored toga postoje i vertikalni i mešoviti format.

Ova razmatranja važe za oba formata mikroinstrukcija i to dva tipa mikroinstrukcija sa posebnim operacionim i upravljačkim mikroinstrukcijama i jedan tip mikroinstrukcije sa operacionim i upravljačkim delom.

1.3.2.3.1 Mikroprogramska realizacija sa vertikalnim formatom mikroinstrukcija

U slučaju vertikalnog kodiranja upravljačkih signala operacione jedinice jedna binarna vrednost se dodeljuje određenoj kombinaciji upravljačkih signala operacione jedinice neophodnoj da se u jednom koraku realizuje jedna mikrooperacija. Vertikalno kodiranje upravljačkih signala operacione jedinice se realizuje na isti način bez obzira na to da li su oni specificirani posebnim operacionim mikroinstrukcijama ili operacionim delom mikroinstrukcije. U ovom odeljku se daje jedan mogući način kodiranja upravljačkih signala operacione jedinice i realizacija upravljačkih jedinica sa dva i jednim tipom mikroinstrukcija.

Kombinacije upravljačkih signala operacione jedinice i simboličke oznake usvojenih kodova dati su u tabeli 32. Usvojeni kodovi su simbolički označeni sa V_{xx} , pri čemu xx odgovara heksadekadnoj vrednosti usvojenog koda. Na primer, sa V_{00} je simbolički označena heksadekadna vrednost 00 ovog polja. Svakom usvojenom kodu odgovara neka kombinacija upravljačkih signala. Na primer, kodu V_{01} odgovara signal **ldMAR**, kodu V_{01} signali **mxMAR0** i **ldMAR**, itd. Kombinacije upravljačkih signala su tako odabrane da njima mogu da se pokriju sve situacije iz sekvence upravljačkih signala po koracima (tabele 1 i 2). Iz tabele 32 se vidi da je za kodiranje kombinacija upravljačkih signala operacione jedinice potrebno 44 koda, pa je za kodiranje polja *kombinacija upravljačkih signala* operacionih mikroinstrukcija dovoljno 6 bitova.

Tabela 32 Kombinacije upravljačkih signala operacione jedinice i simboličke oznake kodova

Kombinacija signala	Oznaka koda
/	V ₀₀
ldMAR	V ₀₁
mxMAR ₀ , ldMAR	V ₀₂
mxMAR ₁ , ldMAR	V ₀₃
mxMAR ₁ , mxMAR ₀ , ldMAR	V ₀₄
mxMAR ₂ , ldMAR	V ₀₅
mxMAR ₂ , mxMAR ₀ , ldMAR	V ₀₆
mxMAR ₂ , mxMAR ₁ , ldMAR	V ₀₇
ldMBR	V ₀₈
mxMBR ₀ , ldMBR	V ₀₉
mxMBR ₁ , ldMBR	V _{0A}
mxMBR ₁ , mxMBR ₀ , ldMBR	V _{0B}
wrMEM	V _{0C}
ldIR1	V _{0D}
ldIR2	V _{0E}
ldIRN	V _{0F}
ldPC	V ₁₀
mxPC, ldPC	V ₁₁
incPC	V ₁₂
ldRDST	V ₁₃
mxRDST, ldRDST	V ₁₄
wrGPR	V ₁₅
ldRSRC	V ₁₆
ldPSW	V ₁₇
mxPSW, ldPSW	V ₁₈
ldSP	V ₁₉
incSP	V _{1A}
decSP	V _{1B}
ldIVTP	V _{1C}
ldBR	V _{1D}
ldACC	V _{1E}
mxACC, ldACC	V _{1F}
ldB	V ₂₀
incB	V ₂₁
decB	V ₂₂
mxB ₀ , ldB	V ₂₃
mxB ₁ , ldB	V ₂₄
ldX	V ₂₅
mxX ₀ , ldX	V ₂₆
mxX ₁ , ldX	V ₂₇
ldY	V ₂₈
mxY ₀ , ldY	V ₂₉
mxY ₁ , ldY	V _{2A}
add, ldZ	V _{2B}
and, ldZ	V _{2C}
asr, ldZ	V _{2D}

Kodom V₀₀ se definiše da upravljačka jedinica ne generiše ni jedan signal čime se u operacionoj jedinici ne realizacije ni jedna mikrooperacija. Kodom V₀₁ se definiše da upravljačka jedinica generiše signal **ldMAR** čime se u operacionoj jedinici realizacije mikrooperacija upisa sadržaja registra PC u registar MAR (slika 2). Kodom V₀₂ se definiše da upravljačka jedinica generiše signale **mxMAR₀** i **ldMAR** čime se u operacionoj jedinici

realizacije mikrooperacija upisa sadržaja registra RSRC u registar MAR (slika 2). Na sličan način se odgovarajućim kodovima specificiraju i sve ostale mikrooperacije upisa u registre operacione jedinice. Kodom V_{15} se definiše da upravljačka jedinica generiše signale **wrGPR** čime se u operacionoj jedinici realizacije mikrooperacija upisa sadržaja registra RDST u registar opšte namene adresiran poljem IR_GPR prihvatnog registra instrukcije IR. Kodom V_{0C} se definiše da upravljačka jedinica generiše signale **wrMEM** čime se u operacionoj jedinici realizacije mikrooperacija upisa sadržaja registra MBR u memorijsku lokaciju adresiranu sadržajem registra MAR. Kodom V_{29} se definiše da upravljačka jedinica generiše signale **add** i **ldZ** čime se u operacionoj jedinici realizacije mikrooperacija sabiranja sadržaja registara X i Y u ALU i upis rezultata u registar Z. Na sličan način se odgovarajućim kodovima specificiraju i sve ostale aritmetičke, logičke i pomeračke mikrooperacije u ALU i upis rezultata u registar Z.

Sekvence upravljačkih signala po koracima (tabele 1 i 2) su tako formirane da se njima omogućava izvršavanje mikrooperacija u najmanjem broju koraka, pa se u nekim koracima generišu upravljački signali operacione jedinice koji omogućavaju izvršavanje više mikrooperacija u istom koraku. U slučaju vertikalnog formatom mikroinstrukcija u jednom koraku se omogućava izvršavanje samo jedne mikrooperacije. Zbog toga se neki od koraka iz sekvence upravljačkih signala po koracima u kojima se javlja više upravljačkih signala operacione jedinice mora se zameniti sa više koraka, tako da se u svakom koraku realizuje samo jedna mikrooperacija.

Kao primer ovoga se može iz sekvence upravljačkih signala po koracima (tabela 1) uzeti korak $step_{00}$:

ldMAR, incPC

koji se mora razbiti na sledeća dva koraka:

ldMAR;

incPC;

ili korak $4A$:

mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR;

koji se mora razbiti na sledeća tri koraka:

mxMAR₂, mxMAR₀, ldMAR;

decSP;

mxMBR₁, ldMBR;

Pored toga, kao rezultat povećanja broja koraka potrebno je u iskazu

*br (if **11** then $step_{31}$)*

zameniti $step_{31}$ odgovarajućom vrednošću. To treba uraditi i u svim ostalim iskazima za bezuslovne, uslovne i višestruke uslovne skokove.

Po ovom postupku je na osnovu sekvence upravljačkih signala po koracima (tabela 1) formirana sekvenca upravljačkih signala po koracima za upravljačku jedinicu sa vertikalnim formatom mikroinstrukcija (tabela 33).

Tabela 33 Sekvenca upravljačkih signala po koracima za upravljačku jedinicu sa vertikalnim formatom mikroinstrukcija bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

$step_{00}$ **ldMAR;**

$step_{01}$ **incPC;**

$step_{02}$ **ldMBR;**

$step_{03}$ **ldIR1;**

$step_{04}$ *br (if **11** then $step_{38}$);*

$step_{05}$ **ldMAR;**

step₀₆ **incPC**;
 step₀₇ **ldMBR**;
 step₀₈ **ldIR2**;
 step₀₉ *br (if 12 then step₁₃);*
 step_{0A} **ldMAR**
 step_{0B} **incPC**;
 ...
 step₁₂ **ldIRN**;

! Formiranje adrese i čitanje operanda !

step₁₃ *br (case (dirreg, indreg, postdec, preinc,
 dirmem, indmem, indregpom, immed) then
 (dirreg, step₁₄), (indreg, step₁₇), (postdec, step_{1A}), (preinc, step₂₁),
 (dirmem, step₂₈), (indmem, step_{2A}), (indregpom, step_{2E}), (immed, step₃₇));*

! Direktno registarsko !

step₁₄ **ldRSRC**;
 step₁₅ **ldB**;
 step₁₆ *br step₃₈;*

! Indirektno registarsko !

step₁₇ **ldRSRC**;
 step₁₈ **mxMAR₀, ldMAR**;
 step₁₉ *br step₃₃;*

! Postdekrement !

step_{1A} **ldRSRC**;
 step_{1B} **mxMAR₀, ldMAR**;
 step_{1C} **ldB**;
 step_{1D} **decB**;
 step_{1E} **mxRDST, ldRDST**;
 step_{1F} **wrGPR**;
 step₂₀ *br step₃₃;*

! Preinkrement !

step₂₁ **ldRSRC**;
 step₂₂ **ldB**;
 step₂₃ **incB**;
 step₂₄ **mxMAR₂, mxMAR₁, ldMAR**;
 step₂₅ **mxRDST, ldRDST**;
 step₂₆ **wrGPR**;
 step₂₇ *br step₃₃;*

! Direktno memorijsko !

step₂₈ **mxMAR₁, ldMAR**;
 step₂₉ *br step₃₃;*

! Indirektno memorijsko!

step_{2A} **mxMAR₁, ldMAR**;
 step_{2B} **ldMBR**;
 step_{2C} **mxMAR₁, mxMAR₀, ldMAR**;
 step_{2D} *br step₃₃;*

! Indirektno registarsko sa pomerajem !

step_{2E} **ldRSRC**;
 step_{2F} **mxX₀, ldX**;
 step₃₀ **mxY₀, ldY**;
 step₃₁ **add, ldZ**;
 step₃₂ **mxMAR₂, ldMAR**;
 ! Čitanje operanda za memorijska adresiranja !

```

step33  br (if STORE then step38);
step34  ldMBR;
step35  mxB0, ldB;
step36  br step38;
! Neposredno !
step37  mxB1, ldB;
! Izvršavanje operacije !
step38  br (case (LOAD, STORE, ADD, AND, ASR, JZ, JMP, JSR, RTI, RTS) then
         (LOAD, step39), (STORE, step3B),
         (ADD, step43), (AND, step48), (ASR, step4D),
         (JZ, step51), (JMP, step57), (JSR, step53), (RTI, step59), (RTS, step5D));
! LOAD !
step39  mxACC, ldACC;
step3A  br step61;
! STORE !
step3B  br (if immed then step61);
step3C  br (if regdir then step40);
step3D  mxMBR0, ldMBR;
step3E  wrMEM;
step3F  br step61;
step40  ldRDST;
step41  wrGPR;
step42  br step61;
! ADD !
step43  ldX;
step44  ldY;
step45  add, ldZ;
step46  ldACC;
step47  br step61;
! AND !
step48  ldX;
step49  ldY;
step4A  and, ldZ;
step4B  ldACC;
step4C  br step61;
! ASR !
step4D  ldY;
step4E  asr, ldZ;
step4F  ldACC;
step50  br step61;
! JZ !
step51  br (if eql then step57);
step52  br step61;
! JSR !
step53  mxMAR2, mxMAR0, ldMAR;
step54  decSP;
step55  mxMBR1, ldMBR;
step56  wrMEM;
! JMP !
step57  ldPC;
step58  br step61;
! RTI !


```

```

step59  incSP;
step5A  mxMAR2, mxMAR0, ldMAR;
step5B  ldMBR;
step5C  ldPSW;
! RTS !
step5D  incSP;
step5E  mxMAR2, mxMAR0, ldMAR;
step5F  ldMBR;
step60  mxPC, ldPC;
! Opsluživanje prekida !
step61  br (if  $\overline{\text{PREKID}}$  then step00);
step62  mxMAR2, mxMAR0, ldMAR;
step63  decSP;
step64  mxMBR1, ldMBR;
step65  wrMEM;
step66  mxMAR2, mxMAR0, ldMAR;
step67  decSP;
step68  mxMBR1, mxMBR0, ldMBR;
step69  wrMEM;
step6A  mxX1, ldX;
step6B  mxY1, ldY;
step6C  add, ldZ;
step6D  mxMAR2, ldMAR;
step6E  ldMBR;
step6F  mxPC, ldPC;
step70  br step00;

```

Formati mikroinstrukcija su dati na slici 14. Polja *h*, *cc* i *ba* imaju isto značenje kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice (slika 7), pri čemu su i kodovi polja *cc* za bezuslovne, uslovne i višestruke uslovne skokove isti (tabele 23, 24 i 25). Razlika je samo u poljima *z* i *v* operacionih mikroinstrukcija. U slučaju horizontalnog kodiranja upravljačkih signala operacione jedinice poseban bit polja *z* je dodeljen svakom signalu operacione jedinice, dok su u slučaju vertikalnog kodiranja upravljačkih signala operacione jedinice u polju *v* pojavljuju kodovi koji određuju kombinacije aktivnih vrednosti upravljačkih signala operacione jedinice neophodnih da se u jednom koraku realizuje jedna mikrooperacija. Kodovi polja *v* su dati u tabeli 32.



Slika 14 Formati operacionih i upravljačkih mikroinstrukcija za vertikalno kodiranje upravljačkih signala

U slučaju razmatrane operacione jedinice sa direktnim vezama formati operacione i upravljačke mikroinstrukcije su dati na slikama 15 i 16. Format operacione mikroinstrukcije je dat na slici 8. Polje h je 0. Format upravljačke mikroinstrukcije je dat na slici 9. Polje h je 1.

0	1	2	3	4	5	6	7
0	v						

8	9	10	11	12	13	14	15
/	/	/	/	/	/	/	/

Slika 15 Operaciona mikroinstrukcija

0	1	2	3	4	5	6	7
1	/	/	/	cc			

8	9	10	11	12	13	14	15
ba							

Slika 16 Upravljačka mikroinstrukcija

Mikroprogram se formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima za upravljačku jedinicu sa vertikalnim formatom mikroinstrukcija (tabela 33) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima za upravljačku jedinicu sa vertikalnim formatom mikroinstrukcija i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za svaki takav korak formira se jedna operaciona mikroinstrukcija koja, saglasno kombinaciji upravljačkih signala operacione jedinice koja se javlja u datom koraku i tabeli 32, dobija odgovarajuću vrednost za polje *kombinacija upravljačkih signala*. Na primer, za korake $step_{00}$, $step_{01}$ i $step_{06}$

$step_{00}$ **ldMAR**;

$step_{01}$ **incPC**;

$step_{02}$ **ldMBR**;

formiraju se tri operacione mikroinstrukcije

$madr_{00}$ V_{01} ; **! ldMAR !**

$madr_{01}$ V_{12} ; **! incPC !**

$madr_{02}$ V_{08} ; **! ldMBR !**

sa vrednostima polja *kombinacija upravljačkih signala* V_{01} , V_{12} i V_{08} , respektivno.

Kod formiranja upravljačkih mikroinstrukcija primenjuje se identičan postupak kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1) formiran mikroprogram (tabela 34). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su ili operacione mikroinstrukcije, predstavljene simboličkim oznaka polja v za kombinacije upravljačkih signala operacione jedinice, ili upravljačke mikroinstrukcije, predstavljene nizom simboličkih oznaka signala za tip mikroinstrukcije *cnt*, *bezuslovne*, *uslovne* i *višestruke uslovne skokove* koji treba da budu aktivni i adresu skoka razdvojenih zaptetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 34 Mikroprogram

! Čitanje instrukcije !

madr₀₀ V₀₁; ! ldMAR !
 madr₀₁ V₁₂; ! incPC !
 madr₀₂ V₀₈; ! ldMBR !
 madr₀₃ V_{0D}; ! ldIR1 !
 madr₀₄ cnt, brl1, madr₃₈;
 madr₀₅ V₀₁; ! ldMAR !
 madr₀₆ V₁₂; ! incPC !
 madr₀₇ V₀₈; ! ldMBR !
 madr₀₈ V_{0E}; ! ldIR2 !
 madr₀₉ cnt, brl2, madr₁₃;
 madr_{0A} V₀₁; ! ldMAR !
 madr_{0B} V₁₂; ! incPC !
 ...
 madr₁₂ V_{0F}; ! ldIRN !

! Formiranje adrese i čitanje operanda !

madr₁₃ cnt, bradr;

! Direktno registarsko !

madr₁₄ V₁₆; ! ldRSRC !
 madr₁₅ V₂₀; ! ldB !
 madr₁₆ cnt, bruncnd, madr₃₈;

! Indirektno registarsko !

madr₁₇ V₁₆; ! ldRSRC !
 madr₁₈ V₀₂; ! mxMAR₀, ldMAR !
 madr₁₉ cnt, bruncnd, madr₃₃;

! Postdekrement !

madr_{1A} V₁₆; ! ldRSRC !
 madr_{1B} V₀₂; ! mxMAR₀, ldMAR !
 madr_{1C} V₂₀; ! ldB !
 madr_{1D} V₂₂; ! decB !
 madr_{1E} V₁₄; ! mxRDST, ldRDST !
 madr_{1F} V₁₅; ! wrGPR !
 madr₂₀ cnt, bruncnd, madr₃₃;

! Preinkrement !

madr₂₁ V₁₆; ! ldRSRC !
 madr₂₂ V₂₀; ! ldB !
 madr₂₃ V₂₁; ! incB !
 madr₂₄ V₀₇; ! mxMAR₂, mxMAR₁, ldMAR !
 madr₂₅ V₁₄; ! mxRDST, ldRDST !
 madr₂₆ V₁₅; ! wrGPR !
 madr₂₇ cnt, bruncnd, madr₃₃;

! Direktno memorijsko !

madr₂₈ V₀₃; ! mxMAR₁, ldMAR !
 madr₂₉ cnt, bruncnd, madr₃₃;

! Indirektno memorijsko!

madr_{2A} V₀₃; ! mxMAR₁, ldMAR !
 madr_{2B} V₀₈; ! ldMBR !
 madr_{2C} V₀₄; ! mxMAR₁, mxMAR₀, ldMAR !
 madr_{2D} cnt, bruncnd, madr₃₃;

! Indirektno registarsko sa pomerajem !

madr_{2E} V₁₆; ! ldRSRC !
 madr_{2F} V₂₆; ! mxX₀, ldX !
 madr₃₀ V₂₉; ! mxY₀, ldY !
 madr₃₁ V_{2B}; ! add, ldZ !
 madr₃₂ V₀₅; ! mxMAR₂, ldMAR !
 ! Čitanje operanda za memorijska adresiranja !
 madr₃₃ cnt, brSTORE, madr₃₈;
 madr₃₄ V₀₈; ! ldMBR !
 madr₃₅ V₂₃; ! mxB₀, ldB !
 madr₃₆ cnt, bruncnd, madr₃₈;
 ! Neposredno !
 madr₃₇ V₂₄; ! mxB₁, ldB !
 ! Izvršavanje operacije !
 madr₃₈ bropr;
 ! LOAD !
 madr₃₉ V_{1F}; ! mxACC, ldACC !
 madr_{3A} cnt, bruncnd, madr₆₁;
 ! STORE !
 madr_{3B} cnt, brimmed, madr₆₁;
 madr_{3C} cnt, brregdir, madr₄₀;
 madr_{3D} V₀₉; ! mxMBR₀, ldMBR !
 madr_{3E} V_{0C}; ! wrMEM !
 madr_{3F} cnt, bruncnd, madr₆₁;
 madr₄₀ V₁₃; ! ldRDST !
 madr₄₁ V₁₅; ! wrGPR !
 madr₄₂ cnt, bruncnd, madr₆₁;
 ! ADD !
 madr₄₃ V₂₅; ! ldX !
 madr₄₄ V₂₈; ! ldY !
 madr₄₅ V_{2B}; ! add, ldZ !
 madr₄₆ V_{1E}; ! ldACC !
 madr₄₇ cnt, bruncnd, madr₆₁;
 ! AND !
 madr₄₈ V₂₅; ! ldX !
 madr₄₉ V₂₈; ! ldY !
 madr_{4A} V_{2B}; ! and, ldZ !
 madr_{4B} V_{1E}; ! ldACC !
 madr_{4C} cnt, bruncnd, madr₆₁;
 ! ASR !
 madr_{4D} V₂₈; ! ldY !
 madr_{4E} V_{2D}; ! asr, ldZ !
 madr_{4F} V_{1E}; ! ldACC !
 madr₅₀ cnt, bruncnd, madr₆₁;
 ! JZ !
 madr₅₁ cnt, breql, madr₅₇;
 madr₅₂ cnt, bruncnd, madr₆₁;
 ! JSR !
 madr₅₃ V₀₆; ! mxMAR₂, mxMAR₀, ldMAR !
 madr₅₄ V_{1B}; ! decSP !
 madr₅₅ V_{0A}; ! mxMBR₁, ldMBR !
 madr₅₆ V_{0C}; ! wrMEM !
 ! JMP !

```

madr57 V10; ! ldPC !
madr58 cnt, bruncnd, madr61;
! RTI !
madr59 V1A; ! incSP !
madr5A V06; ! mxMAR2, mxMAR0, ldMAR !
madr5B V08; ! ldMBR !
madr5C V17; ! ldPSW !
! RTS !
madr5D V1A; ! incSP !
madr5E V06; ! mxMAR2, mxMAR0, ldMAR !
madr5F V08; ! ldMBR !
madr60 V11; ! mxPC, ldPC !

```

! Opsluživanje prekida !

```

madr61 cnt, brnotPREKID, madr00;
madr62 V06; ! mxMAR2, mxMAR0, ldMAR !
madr63 V1B; ! decSP !
madr64 V0A; ! mxMBR1, ldMBR !
madr65 V0C; ! wrMEM !
madr66 V06; ! mxMAR2, mxMAR0, ldMAR !
madr67 V1B; ! decSP !
madr68 V0B; ! mxMBR1, mxMBR0, ldMBR !
madr69 V0C; ! wrMEM !
madr6A V25; ! mxX1, ldX !
madr6B V2A; ! mxY1, ldY !
madr6C V2B; ! add, ldZ !
madr6D V05; ! mxMAR2, ldMAR !
madr6E V08; ! ldMBR !
madr6F V11; ! mxPC, ldPC !
madr70 cnt, bruncnd, madr00;


```

Struktura upravljačke jedinice je slična strukturi upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice i data je na slici 17. Mikroprogramski brojač se na isti način inkrementira i u mikroprogramski brojač se na isti način upisuje nova vrednost, pri čemu mikroprogramski brojač koraka prolazi kroz veći broj stanja. Druge su jedino vrednosti koje generišu kombinacione mreže KMOPR i KMADR i vrednosti $CW_{k+1...k+n}$ koje se upisuju iz upravljačke mikroinstrukcije. Kombinaciona mreža KMOPR generiše vrednosti 39, 3B, ..., 5D pri aktivnim vrednostima signala **LOAD**, **STORE**, ..., **RTS**, respektivno. Kombinaciona mreža KMADR generiše vrednosti 14, 17, ..., 37 pri aktivnim vrednostima signala **dirreg**, **indreg**, ..., **immed**, respektivno.

Upravljački signali operacione jedinice se generišu ukoliko je $CW_0 = 0$, jer se tada u prihvatnom registru mikroinstrukcije $CW_{0...k+n}$ nalazi operaciona mikroinstrukcija. Najpre se dekodovanjem na osnovu signala $CW_{0...7}$ generišu signali kombinacija upravljačkih signala V_{00} do V_{2D} . (tabela 32) i to:

- $V_{00} = \overline{CW_0} \cdot \overline{CW_1} \cdot \overline{CW_2} \cdot \overline{CW_3} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $V_{01} = \overline{CW_0} \cdot \overline{CW_1} \cdot \overline{CW_2} \cdot \overline{CW_3} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $V_{02} = \overline{CW_0} \cdot \overline{CW_1} \cdot \overline{CW_2} \cdot \overline{CW_3} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$ itd.

Potom, se za svaki upravljački signal operacione jedinice posmatra u kojim kombinacijama upravljačkih signala se signal pojavljuje (tabela 32), pa se dati signal dobija kao njihova unija.



Slika 17 Struktura upravljačke jedinice mikroprogramske realizije sa dva tipa mikroinstrukcija i vertikalnim formatom mikroinstrukcija

Upravljački signali operacione jedinice se generišu na sledeći način:

- $ldMAR = V_{01} + V_{02} + V_{03} + V_{04} + V_{05} + V_{06} + V_{07}$
- $mxMAR_0 = V_{02} + V_{04} + V_{06}$
- $wrGPR = V_{15}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na identičan način kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice, jer je format upravljačkih mikroinstrukcija identičan, i to:

- $bropr = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$

- $\text{bradr} = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $\text{branch} = \text{bruncnd} + \text{brl1} * \text{I1} + \text{brl2} * \text{I2} + \text{brSTORE} * \text{STORE} + \text{brimmed} * \text{immed} + \text{brregdir} * \text{regdir} + \text{breql} * \text{eql} + \text{brnotPREKID} * \overline{\text{PREKID}}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $\text{brl1} = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $\text{brl2} = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $\text{brSTORE} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $\text{brimmed} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $\text{breql} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $\text{brnotPREKID} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **STORE**, **immed**, **regdir**, **eql** i **PREKID**.

\$\$\$\$

Moguće je vertikalno kodiranje signala i za slučaj kada postoji spajanje koraka i samo jedan tip mikroinstrukcije.

\$\$\$\$

1.3.2.3.2 Mikroprogramska realizacija sa mešovitim formatom mikroinstrukcija

U slučaju mešovitog kodiranja upravljačkih signala operacione jedinice postoji više grupa signala, pri čemu je unutar grupe binarno kodiranje signala. Time su kombinovani pozitivni efekti horizontalnog i vertikalnog kodiranja. Na nivou grupa je horizontalno, a unutar grupe vertikalno kodiranje. Prilikom određivanja broja grupa i raspoređivanja signala po grupama treba omogućiti da se svi signali koji se u sekvenci upravljačkih signala po koracima javljaju u istom koraku mogu da pojave u istom koraku. Mešovito kodiranje upravljačkih signala operacione jedinice se realizuje na isti način bez obzira na to da li su oni specificirani posebnim operacionim mikroinstrukcijama ili operacionim delom mikroinstrukcije. U ovom odeljku se daje jedan mogući način kodiranja upravljačkih signala operacione jedinice i realizacija upravljačkih jedinica sa dva i jednim tipom mikroinstrukcija.

Usvojeno kodiranje upravljačkih signala operacione jedinice je dato u tabeli 35. Upravljački signali operacione jedinice kojih ima 41 grupisani su u osam polja označena sa M1, M2, M3, M4, M5, M6, M7 i M8. Vrednost 0 svih polja se koristi za specificiranje da ni jedan od signala iz date grupe ne treba da bude aktivan. Polje M1 se koristi za kodiranje četiri signala, pa je njegova dužina 3 bita. Polja M2, M3, M4 i M5 se koristi za kodiranje po sedam signala, pa je njihova dužina, takođe, po 3 bita. Polja M6, M7 i M8 se koristi za kodiranje po tri signala, pa je njihova dužina po dva bita. Kombinacije upravljačkih signala su tako odabrane da njima mogu da se pokriju sve situacije iz sekvence upravljačkih signala po koracima (tabele 1 i 2). Ukupan broj bitova potrebnih za kodiranje kombinacija upravljačkih signala operacione jedinice je 21. U odnosu na horizontalan način kodiranja upravljačkih signala operacione jedinice potreban je dvostuko manji broj bitova, uz isti ukupan broja koraka.


Tabela 35 Kodiranje upravljačkih signala operacione jedinice i simboličke oznake kodova

polje M1		polje M2		polje M3		polje M4	
M1 ₀	–	M2 ₀	–	M3 ₀	–	M4 ₀	–
M1 ₁	mxMAR ₂	M2 ₁	mxMAR ₁	M3 ₁	mxMAR ₀	M4 ₁	lMAR
M1 ₂	add	M2 ₂	mxB ₁	M3 ₂	mxB ₀	M4 ₂	ldB
M1 ₃	and	M2 ₃	mxX ₁	M3 ₃	mxX ₀	M4 ₃	ldX
M1 ₄	asr	M2 ₄	mxPC	M3 ₄	wrGPR	M4 ₄	ldZ
M1 ₅	/	M2 ₅	ldIR1	M3 ₅	mxACC	M4 ₅	incB
M1 ₆	/	M2 ₆	ldIR2	M3 ₆	mxPSW	M4 ₆	decB
M1 ₇	/	M2 ₇	ldIRN	M3 ₇	wrMEM	M4 ₇	ldIVTP

polje M5		polje M6		polje M7		polje M8	
M1 ₀	–	M2 ₀	–	M3 ₀	–	M4 ₀	–
M1 ₁	decSP	M2 ₁	mxMBR ₁	M3 ₁	mxMBR ₀	M4 ₁	ldMBR
M1 ₂	incSP	M2 ₂	ldRSRC	M3 ₂	mxRDST	M4 ₂	ldRDST
M1 ₃	ldSP	M2 ₃	mxY ₁	M3 ₃	mxY ₀	M4 ₃	ldY
M1 ₄	incPC						
M1 ₅	ldPC						
M1 ₆	ldACC						
M1 ₇	ldPSW						

Kodom M1₁ se definiše da je vrednost polja M1 jedan i da je, iz grupe signala mxMAR₂, add, and i asr koji mogu da se specificiraju poljem M1, signal mxMAR₂ aktivan a ostali su neaktivni. Na sličan način se označavaju i vrednosti preostalih polja i time određuje po jedan signal iz svih preostalih grupa koji može da bude aktivan sa signalom mxMAR₂ iz grupe M1. Ukoliko za neke od grupa tada ni jedan od signala iz date grupe signala ne treba da bude aktivan, vrednost vrednost polja date grupe treba da bude nula.

U slučaju realizacije upravljačke jedinice sa dva tipa mikroinstrukcija i mešovitim kodiranjem upravljačkih signala operacione jedinice, formati mikroinstrukcija su dati na slici 18. Polja *h*, *cc* i *ba* imaju isto značenje kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice (slika 7), pri čemu su i kodovi polja *cc* za безусловne, uslovne i višestruke uslovne skokove isti (tabele 23, 24 i 25). Razlika je samo u poljima *z* operacionih mikroinstrukcija. U slučaju horizontalnog kodiranja upravljačkih signala operacione jedinice poseban bit polja *z* je dodeljen svakom signalu operacione jedinice, dok je u slučaju mešovitog kodiranja upravljačkih signala operacione jedinice polje *z* dužine *g* bita podeljeno na onoliko potpolja M1, M2, M3 itd. dužine *p*, *q*, *r* itd. bita, koliko ima grupa upravljačkih signala operacione jedinice. Binarnim vrednostima potpolja kodiraju se signali iz svake od grupa signala.



Slika 18 Formati operacionih i upravljačkih mikroinstrukcija za mešovito kodiranje upravljačkih signala

U slučaju razmatrane operacione jedinice sa direktnim vezama formati operacione i upravljačke mikroinstrukcije su dati na slikama 19 i 20. Format operacione mikroinstrukcije je dat na slici 19. Polje h je 0. Format upravljačke mikroinstrukcije je dat na slici 20. Polje h je 1.

0	1	2	3	4	5	6	7
0	M1	M1	M1	M2	M2	M2	M3
8	9	10	11	12	13	14	15
M3	M3	M4	M4	M4	M5	M5	M5
16	17	18	19	20	21	22	23
M6	M6	M7	M7	M8	M8	/	/

Slika 19 Operaciona mikroinstrukcija

0	1	2	3	4	5	6	7
1	/	/	/	cc			
8	9	10	11	12	13	14	15
ba							

Slika 20 Upravljačka mikroinstrukcija

Mikroprogram se formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima (tabela 1) i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za svaki takav korak formira se jedna operaciona mikroinstrukcija tako što se, saglasno kombinaciji upravljačkih signala operacione jedinice koja se javlja u datom koraku i načinu njihovog kodiranja potpoljima M1 do M8 (tabela 35), formiraju vrednosti potpolja M1 do M8. Na primer, za korake $step_{00}$, $step_{01}$ i $step_{02}$

$step_{00}$ **ldMAR, incPC;**

$step_{01}$ **dMBR;**

$step_{02}$ **ldIR1;**

formiraju se tri operacione mikroinstrukcije

$madr_{00}$ M4₁, M5₄; **! ldMAR, incPC !**

$madr_{01}$ M8₁; **! ldMBR !**

$madr_{02}$ M2₅; **! ldIR1 !**

gde u mikroinstrukciji sa adrese 00 potpolja M4 i M5 imaju vrednosti 1 i 4, respektivno, a sva ostala potpolja vrednost 0, mikroinstrukciji sa adrese 01 potpolje M8 ima vrednosti 1, a sva ostala potpolja vrednost 0, mikroinstrukciji sa adrese 02 potpolje M2 ima vrednosti 5, a sva ostala potpolja vrednost 0, itd.

Kod formiranja upravljačkih mikroinstrukcija primenjuje se identičan postupak kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1), formiran mikroprogram (tabela 36). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su ili operacione mikroinstrukcije, predstavljene simboličkim oznaka polja M1 do M8 za kombinacije upravljačkih signala operacione jedinice, ili upravljačke mikroinstrukcije, predstavljene nizom simboličkih oznaka signala za tip mikroinstrukcije cnt, bezuslovne, uslovne i višestruke uslovne skokove koji treba da budu aktivni i adresu skoka razdvojenih zapeama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 36 Mikroprogram

! Čitanje instrukcije !

madr ₀₀	M4 ₁ , M5 ₄ ;	! IdMAR, incPC !
madr ₀₁	M8 ₁ ;	! IdMBR !
madr ₀₂	M2 ₅ ;	! IdIR1 !
madr ₀₃	cnt, brl1, madr ₃₁ ;	
madr ₀₄	M4 ₁ , M5 ₄ ;	! IdMAR, incPC !
madr ₀₅	M8 ₁ ;	! IdMBR !
madr ₀₆	M2 ₆ ;	! IdIR2 !
madr ₀₇	cnt, brl2, madr _{0F} ;	
madr ₀₈	M4 ₁ , M5 ₄ ;	! IdMAR, incPC !
...		
madr _{0E}	M2 ₇ ;	! IdIRN !

! Formiranje adrese i čitanje operanda !

madr_{0F} cnt, bradr;

! Direktno registarsko !

madr ₁₀	M6 ₂ ;	! IdRSRC !
madr ₁₁	M4 ₂ ;	! IdB !
madr ₁₂	cnt, bruncnd, madr ₃₁ ;	

! Indirektno registarsko !

madr ₁₃	M6 ₂ ;	! IdRSRC !
madr ₁₄	M3 ₁ , M4 ₁ ;	! mxMAR ₀ , IdMAR !
madr ₁₅	cnt, bruncnd, madr _{2C} ;	

! Postdekrement !

madr ₁₆	M6 ₂ ;	! IdRSRC !
madr ₁₇	M3 ₁ , M4 ₁ , M4 ₂ ;	! mxMAR ₀ , IdMAR, IdB !
madr ₁₈	M4 ₆ ;	! decB !
madr ₁₉	M7 ₂ , M8 ₂ ;	! mxRDST, IdRDST !
madr _{1A}	M3 ₄ ;	! wrGPR !

madr ₄₃	cnt, bruncnd, madr₅₆;	
! ASR !		
madr ₄₄	M8 ₃ ;	! ldY !
madr ₄₅	M1 ₄ , M4 ₄ ;	! asr, ldZ !
madr ₄₆	M5 ₆ ;	! ldACC !
madr ₄₇	cnt, bruncnd, madr₅₆;	
! JZ !		
madr ₄₈	cnt, breql, madr_{4C};	
madr ₄₉	cnt, bruncnd, madr₅₆;	
! JSR !		
madr _{4A}	M1 ₁ , M3 ₁ , M4 ₁ , M5 ₁ , M6 ₁ , M8 ₁ ;	! mxMAR ₂ , mxMAR ₀ , ldMAR, decSP, mxMBR ₁ , ldMBR !
madr _{4B}	M3 ₇ ;	! wrMEM !
! JMP !		
madr _{4C}	M5 ₅ ;	! ldPC !
madr _{4D}	cnt, bruncnd, madr₅₆;	
! RTI !		
madr _{4E}	M5 ₂ ;	! incSP !
madr _{4F}	M1 ₁ , M3 ₁ , M4 ₁ ;	! mxMAR ₂ , mxMAR ₀ , ldMAR !
madr ₅₀	M8 ₁ ;	! ldMBR !
madr ₅₁	M5 ₇ ;	! ldPSW !
! RTS !		
madr ₅₂	M5 ₂ ;	! incSP !
madr ₅₃	M1 ₁ , M3 ₁ , M4 ₁ ;	! mxMAR ₂ , mxMAR ₀ , ldMAR !
madr ₅₄	M8 ₁ ;	! ldMBR !
madr ₅₅	M2 ₄ , M5 ₅ ;	! mxPC, ldPC !
! Opsluživanje prekida !		
madr ₅₆	cnt, brnotPREKID, madr₀₀;	
madr ₅₇	M1 ₁ , M3 ₁ , M4 ₁ , M5 ₁ , M6 ₁ , M8 ₁ ;	! mxMAR ₂ , mxMAR ₀ , ldMAR, decSP, mxMBR ₁ , ldMBR !
madr ₅₈	M3 ₇ ;	! wrMEM !
madr ₅₉	M1 ₁ , M3 ₁ , M4 ₁ , M5 ₁ , M6 ₁ , M7 ₁ , M8 ₁ ;	! mxMAR ₂ , mxMAR ₀ , ldMAR, decSP, mxMBR ₁ , mxMBR ₀ , ldMBR !
madr _{5A}	M3 ₇ ;	! wrMEM !
madr _{5B}	M2 ₃ , M4 ₃ , M6 ₃ , M8 ₃ ;	! mxX ₁ , ldX, mxY ₁ , ldY !
madr _{5C}	M1 ₂ , M4 ₄ ;	! add, ldZ !
madr _{5D}	M1 ₁ , M4 ₁ ;	! mxMAR ₂ , ldMAR !
madr _{5E}	M8 ₁ ;	! ldMBR !
madr _{5F}	M2 ₄ , M5 ₅ ;	! mxPC, ldPC !
madr ₆₀	cnt, bruncnd, madr₀₀;	


Struktura upravljačke jedinice je slična strukturi upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice i data je na slici 21. Mikroprogramski brojač se na isti način inkrementira, u mikroprogramski brojač se na isti način upisuje nova vrednost i mikroprogramski brojač prolazi kroz isti broj stanja. Iste su i vrednosti koje generišu kombinacione mreže KMOPR i KMADR i vrednosti $CW_{k+1...k+n}$ koje se upisuju iz upravljačke mikroinstrukcije.

Upravljački signali operacione jedinice se generišu ukoliko je $CW_0 = 0$, jer se tada u prihvatnom registru mikroinstrukcije $CW_{0...k+n}$ nalazi operaciona mikroinstrukcija. Upravljački signali operacione jedinice se generišu na sledeći način (tabela 35):

- $ldMAR = \overline{CW_0} \cdot \overline{CW_{10}} \cdot \overline{CW_{11}} \cdot CW_{12}$

- $\text{mxMAR}_0 = \overline{\text{CW}}_0 \cdot \overline{\text{CW}}_7 \cdot \overline{\text{CW}}_8 \cdot \text{CW}_9$
- $\text{wrGPR} = \overline{\text{CW}}_0 \cdot \text{CW}_7 \cdot \overline{\text{CW}}_8 \cdot \overline{\text{CW}}_9$ itd.

Na identičan način se generišu i preostali upravljački signali operacione jedinice.



Slika 21 Struktura upravljačke jedinice mikroprogramske realizacije sa dva tipa mikroinstrukcija i vertikalnim formatom mikroinstrukcija

Upravljački signali upravljačke jedinice se generišu na identičan način kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice, jer je format upravljačkih mikroinstrukcija identičan, i to:

- $\text{bropr} = \text{CW}_0 \cdot \text{CW}_4 \cdot \overline{\text{CW}}_5 \cdot \overline{\text{CW}}_6 \cdot \text{CW}_7$
- $\text{bradr} = \text{CW}_0 \cdot \text{CW}_4 \cdot \overline{\text{CW}}_5 \cdot \overline{\text{CW}}_6 \cdot \overline{\text{CW}}_7$

- **branch = bruncnd**
 $+ \text{brl1} \cdot \text{I1} + \text{brl2} \cdot \text{I2} + \text{brSTORE} \cdot \text{STORE} + \text{brimmed} \cdot \text{immed}$
 $+ \text{brregdir} \cdot \text{regdir} + \text{brZ} \cdot \text{Z} + \text{brnotPREKID} \cdot \overline{\text{PREKID}}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- **bruncnd** = $CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- **brl1** = $CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- **brl2** = $CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- **brSTORE** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- **brimmed** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- **breql** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- **brnotPREKID** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **STORE**, **immed**, **regdir**, **eq1** i **PREKID**.

\$\$\$\$

Moguće je mešovito kodiranje signala i za slučaj kada postoji spajanje koraka i samo jedan tip mikroinstrukcije.

\$\$\$\$

1.3.2.3.3 Mikroprogramska realizacija sa nanoprogramiranjem


U ovom odeljku se razmatra mikroprogramska realizacija upravljačke jedinice sa nanoprogramiranjem za slučaj da postoje dva tipa mikroinstrukcija i da se koristi horizontalno kodiranje upravljačkih signala operacione jedinice. Do strukture šeme se dolazi tako što se u strukturalnoj šemi upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice (slika 10) između mikroprogramske memorije mMEM i prihvatnog registra mikroinstrukcije CW ubacuje nanoprogramsku memoriju nMEM (slika 22).

Na osnovu mikroprograma za upravljačku jedinicu sa horizontalnim kodiranjem (tabela 30) formiraju se nanoprogram i mikroprogram za upravljačku jedinicu sa horizontalnim kodiranjem mikroinstrukcija i nanoprogramiranjem. Oni se smeštaju u nanoprogramsku memoriju i mikroprogramsku memoriju upravljačke jedinice sa horizontalnim kodiranjem mikroinstrukcija i nanoprogramiranjem (slika 22).

Nanoprogram se formira od mikroinstrukcija iz mikroprograma za upravljačku jedinicu sa horizontalnim formatom mikroinstrukcija (tabela 30) tako što se svaka mikroinstrukcija koja se u njemu javlja stavi u nanoprogram ali samo jedanput. Tako formiran nanoprogram za upravljačku jedinicu sa horizontalnim formatom mikroinstrukcija i nanoprogramiranjem je dat u tabeli 37.

Mikroprogram se formira na osnovu mikroprograma za upravljačku jedinicu sa horizontalnim formatom mikroinstrukcija (tabela 30) i nanoprograma za upravljačku jedinicu sa horizontalnim formatom mikroinstrukcija i nanoprogramiranjem (tabela 37) tako što se svaka mikroinstrukcija iz tabele 30 zameni adresom te mikroinstrukcije u tabeli 37. Tako formiran mikroprogram za upravljačku jedinicu sa horizontalnim formatom mikroinstrukcija i

nanoprogramiranjem je dat u tabeli 38. U njemu je sa nadrj simbolički označena adresa j nanoprogramske memorije.



Slika 22 Struktura upravljačke jedinice sa horizontalnim formatom mikroinstrukcija i nanoprogramiranjem

Strukture upravljačke jedinice sa horizontalnim formatom mikroinstrukcija i upravljačke jedinice sa horizontalnim formatom mikroinstrukcija i nanoprogramiranjem su veoma slične. Razlike su samo u delu gde se u prvom slučaju nalazi mikroprogramska memorija (slika 10), a u drugom mikroprogramska memorija i nanoprogramska memorija (slika 22). U prvom slučaju se na osnovu vrednosti mikroprogramskog brojača mPC iz mikroprogramske

memorije čita mikroinstrukcija i upisuje u prihvatni registar mikroinstrukcije CW. U drugom slučaju se, najpre, na osnovu vrednosti mikroprogramskog brojača mPC iz mikroprogramske memorije čita adresa sa koje se iz nanoprogramske memorije čita mikroinstrukcija i upisuje u prihvatni registar mikroinstrukcije CW. Pošto je u oba slučaja struktura mikroinstrukcija identična, dalje se na identičan način u oba slučaja generišu i upravljački signali operacione jedinice i upravljački signali upravljačke jedinice. Sve ovo ima dalje za posledicu da se na identičan način upravlja radom blokova *generisanje nove vrednosti mikroprogramskog brojača* i *mikroprogramski brojač*.

Tabela 37 Nanoprogram

nadr ₀₀	ldMAR, incPC;
nadr ₀₁	ldMBR;
nadr ₀₂	ldIR1;
nadr ₀₃	cnt, brl1, madr₃₁;
nadr ₀₄	ldIR2;
nadr ₀₅	cnt, brl2, madr_{0F};
nadr ₀₆	ldIRN;
nadr ₀₇	cnt, bradr;
nadr ₀₈	ldRSRC;
nadr ₀₉	ldB;
nadr _{0A}	cnt, bruncnd, madr₃₁;
nadr _{0B}	mxMAR₀, ldMAR;
nadr _{0C}	cnt, bruncnd, madr_{2C};
nadr _{0D}	mxMAR₀, ldMAR, ldB;
nadr _{0E}	decB;
nadr _{0F}	mxRDST, ldRDST;
nadr ₁₀	wrGPR;
nadr ₁₁	incB;
nadr ₁₂	mxMAR₂, mxMAR₁, ldMAR, mxRDST, ldRDST;
nadr ₁₃	mxMAR₁, ldMAR;
nadr ₁₄	mxMAR₁, mxMAR₀, ldMAR;
nadr ₁₅	mxX₀, ldX, mxY₀, ldY;
nadr ₁₆	add, ldZ;
nadr ₁₇	mxMAR₂, ldMAR;
nadr ₁₈	brSTORE, madr₃₁;
nadr ₁₉	mxB₀, ldB;
nadr _{1A}	mxB₁, ldB;
nadr _{1B}	cnt, bropr;
nadr _{1C}	mxACC, ldACC;
nadr _{1D}	cnt, bruncnd, madr₅₆;
nadr _{1E}	cnt, brimmed, madr₅₆;
nadr _{1F}	cnt, brregdir, madr₃₉;
nadr ₂₀	mxMBR₀, ldMBR;
nadr ₂₁	wrMEM;
nadr ₂₂	ldRDST;
nadr ₂₃	ldX, ldY;
nadr ₂₄	ldACC;
nadr ₂₅	and, ldZ;
nadr ₂₆	ldY;
nadr ₂₇	asr, ldZ;
nadr ₂₈	cnt, breql, madr_{4C};
nadr ₂₉	mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR;

nadr_{2A} **ldPC;**
nadr_{2B} **incSP;**
nadr_{2C} **mxMAR₂, mxMAR₀, ldMAR;**
nadr_{2D} **ldPSW;**
nadr_{2E} **mxPC, ldPC;**
nadr_{2F} **cnt, brnotPREKID, madr₀₀;**
nadr₃₀ **mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, mxMBR₀, ldMBR;**
nadr₃₁ **mxX₁, ldX, mxY₁, ldY;**
nadr₃₂ **cnt, bruncnd, madr₀₀;**

Tabela 38 Mikroprogram

! Čitanje instrukcije !

madr₀₀ nadr₀₀; **! ldMAR, incPC !**
madr₀₁ nadr₀₁; **! ldMBR !**
madr₀₂ nadr₀₂; **! ldIR1 !**
madr₀₃ nadr₀₃; **! cnt, brl1, madr₃₁ !**
madr₀₄ nadr₀₀; **! ldMAR, incPC !**
madr₀₅ nadr₀₁; **! ldMBR !**
madr₀₆ nadr₀₄; **! ldIR2 !**
madr₀₇ nadr₀₅; **! cnt, brl2, madr_{0F} !**
madr₀₈ nadr₀₀; **! ldMAR, incPC !**
...
madr_{0E} nadr₀₆; **! ldIRN !**

! Formiranje adrese i čitanje operanda !

madr_{0F} nadr₀₇; **! cnt, bradr !**

! Direktno registarsko !

madr₁₀ nadr₀₈; **! ldRSRC !**
madr₁₁ nadr₀₉; **! ldB !**
madr₁₂ nadr_{0A}; **! cnt, bruncnd, madr₃₁ !**

! Indirektno registarsko !

madr₁₃ nadr₀₈; **! ldRSRC !**
madr₁₄ nadr_{0B}; **! mxMAR₀, ldMAR !**
madr₁₅ nadr_{0C}; **! cnt, bruncnd, madr_{2C} !**

! Postdekrement !

madr₁₆ nadr₀₈; **! ldRSRC !**
madr₁₇ nadr_{0D}; **! mxMAR₀, ldMAR, ldB !**
madr₁₈ nadr_{0E}; **! decB !**
madr₁₉ nadr_{0F}; **! mxRDST, ldRDST !**
madr_{1A} nadr₁₀; **! wrGPR !**
madr_{1B} nadr_{0C}; **! cnt, bruncnd, madr_{2C} !**

! Preinkrement !

madr_{1C} nadr_{0B}; **! ldRSRC !**
madr_{1D} nadr₀₉; **! ldB !**
madr_{1E} nadr₁₁; **! incB !**
madr_{1F} nadr₁₂; **! mxMAR₂, mxMAR₁, ldMAR, mxRDST, ldRDST !**
madr₂₀ nadr₁₀; **! wrGPR !**
madr₂₁ nadr_{0C}; **! cnt, bruncnd, madr_{2C} !**

! Direktno memorijsko !

madr₂₂ nadr₁₃; **! mxMAR₁, ldMAR !**
madr₂₃ nadr_{0C}; **! cnt, bruncnd, madr_{2C} !**

! Indirektno memorijsko!

madr ₂₄	nadr ₁₃ ;	! mxMAR ₁ , ldMAR !
madr ₂₅	nadr ₀₁ ;	! ldMBR !
madr ₂₆	nadr ₁₄ ;	! mxMAR ₁ , mxMAR ₀ , ldMAR !
madr ₂₇	nadr _{0C} ;	! cnt, bruncnd, madr _{2C} !
! Indirektno registarsko sa pomerajem !		
madr ₂₈	nadr ₀₈ ;	! ldRSRC !
madr ₂₉	nadr ₁₅ ;	! mxX ₀ , ldX, mxY ₀ , ldY !
madr _{2A}	nadr ₁₆ ;	! add, ldZ !
madr _{2B}	nadr ₁₇ ;	! mxMAR ₂ , ldMAR !
! Čitanje operanda za memorijska adresiranja !		
madr _{2C}	nadr ₁₈ ;	! brSTORE, madr ₃₁ !
madr _{2D}	nadr ₀₁ ;	! ldMBR !
madr _{2E}	nadr ₁₉ ;	! mxB ₀ , ldB !
madr _{2F}	nadr _{0A} ;	! cnt, bruncnd, madr ₃₁ !
! Neposredno !		
madr ₃₀	nadr _{1A} ;	! mxB ₁ , ldB !
! Izvršavanje operacije !		
madr ₃₁	nadr _{1B} ;	! cnt, bropr !
! LOAD !		
madr ₃₂	nadr _{1C} ;	! mxACC, ldACC !
madr ₃₃	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
! STORE !		
madr ₃₄	nadr _{1E} ;	! cnt, brimmed, madr ₅₆ !
madr ₃₅	nadr _{1F} ;	! cnt, brregdir, madr ₃₉ !
madr ₃₆	nadr ₂₀ ;	! mxMBR ₀ , ldMBR !
madr ₃₇	nadr ₂₁ ;	! wrMEM !
madr ₃₈	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
madr ₃₉	nadr ₂₂ ;	! ldRDST !
madr _{3A}	nadr ₁₀ ;	! wrGPR !
madr _{3B}	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
! ADD !		
madr _{3C}	nadr ₂₃ ;	! ldX, ldY !
madr _{3D}	nadr ₁₆ ;	! add, ldZ !
madr _{3E}	nadr ₂₄ ;	! ldACC !
madr _{3F}	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
! AND !		
madr ₄₀	nadr ₂₃ ;	! ldX, ldY !
madr ₄₁	nadr ₂₅ ;	! and, ldZ !
madr ₄₂	nadr ₂₄ ;	! ldACC !
madr ₄₃	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
! ASR !		
madr ₄₄	nadr ₂₆ ;	! ldY !
madr ₄₅	nadr ₂₇ ;	! asr, ldZ !
madr ₄₆	nadr ₂₄ ;	! ldACC !
madr ₄₇	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
! JZ !		
madr ₄₈	nadr ₂₈ ;	! cnt, breql, madr _{4C} !
madr ₄₉	nadr _{1D} ;	! cnt, bruncnd, madr ₅₆ !
! JSR !		
madr _{4A}	nadr ₂₉ ;	! mxMAR ₂ , mxMAR ₀ , ldMAR, decSP, mxMBR ₁ , ldMBR !
madr _{4B}	nadr ₂₁ ;	! wrMEM !
! JMP !		

	madr _{4C} naddr _{2A} ;	! ldPC !
	madr _{4D} naddr _{1D} ;	! cnt, bruncnd, madr₅₆ !
! RTI !		
	madr _{4E} naddr _{2B} ;	! incSP !
	madr _{4F} naddr _{2C} ;	! mxMAR₂, mxMAR₀, ldMAR !
	madr ₅₀ naddr ₀₁ ;	! ldMBR !
	madr ₅₁ naddr _{2D} ;	! ldPSW !
! RTS !		
	madr ₅₂ naddr _{2B} ;	! incSP !
	madr ₅₃ naddr _{2C} ;	! mxMAR₂, mxMAR₀, ldMAR !
	madr ₅₄ naddr ₀₁ ;	! ldMBR !
	madr ₅₅ naddr _{2E} ;	! mxPC, ldPC !
! Opsluživanje prekida !		
	madr ₅₆ naddr _{2F} ;	! cnt, brnotPREKID, madr₀₀ !
	madr ₅₇ naddr ₂₉ ;	! mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, ldMBR !
	madr ₅₈ naddr ₂₁ ;	! wrMEM !
	madr ₅₉ naddr ₃₀ ;	! mxMAR₂, mxMAR₀, ldMAR, decSP, mxMBR₁, mxMBR₀, ldMBR !
	madr _{5A} naddr ₂₁ ;	! wrMEM !
	madr _{5B} naddr ₃₁ ;	! mxX₁, ldX, mxY₁, ldY !
	madr _{5C} naddr ₁₆ ;	! add, ldZ !
	madr _{5D} naddr ₁₇ ;	! mxMAR₂, ldMAR !
	madr _{5E} naddr ₀₁ ;	! ldMBR !
	madr _{5F} naddr _{2E} ;	! mxPC, ldPC !
	madr ₆₀ naddr ₃₂ ;	! cnt, bruncnd, madr₀₀ !!

2