

**JOVAN ĐORĐEVIĆ**

**ARHITEKTURA I  
ORGANIZACIJA  
RAČUNARA**

**ORGANIZACIJA RAČUNARA**

**BGD, 2011.**



# SADRŽAJ

SADRŽAJ.....	I
<b>1 STRUKTURA .....</b>	<b>1</b>
<b>2 ARHITEKTURA .....</b>	<b>3</b>
2.1 PROCESOR .....	3
2.1.1 Programski dostupni registri.....	3
2.1.2 Tipovi podataka.....	4
2.1.3 Formati instrukcija.....	4
2.1.3.1 Format bezadresnih instrukcija .....	5
2.1.3.2 Format instrukcija relativnog skoka – B format .....	5
2.1.3.3 Format instrukcija apsolutnog skoka – J format.....	5
2.1.3.4 Format jednoadresnih registarskih instrukcija – R format.....	5
2.1.3.5 Format jednoadresnih neposrednih instrukcija – IB format .....	5
2.1.3.6 Format jednoadresnih instrukcija – IW format.....	6
2.1.3.7 Format jednoadresnih memorijskih instrukcija – AP format .....	6
2.1.4 Načini adresiranja.....	6
2.1.5 Skup instrukcija .....	7
2.1.5.1 Opis instrukcija .....	8
2.1.5.1.1 Instrukcije skoka .....	8
2.1.5.1.1.1 Instrukcije uslovnog skoka .....	8
2.1.5.1.1.2 Instrukcija bezuslovnog skoka.....	8
2.1.5.1.1.3 Instrukcije skoka na potprogram i povratka iz potprograma.....	9
2.1.5.1.1.4 Instrukcije povratka iz prekidne rutine .....	9
2.1.5.1.2 Instrukcije prenosa.....	9
2.1.5.1.3 Aritmetičke instrukcije.....	10
2.1.5.1.4 Logičke instrukcije.....	10
2.1.5.1.5 Instrukcije pomeranja.....	11
2.1.5.1.6 Instrukcije postavljanja indikatora u PSW .....	12
2.1.5.2 Kodiranje instrukcija.....	12
2.1.6 Mehanizam prekida .....	15
<b>3 ORGANIZACIJA .....</b>	<b>17</b>
3.1 OPERACIONA JEDINICA .....	17
3.1.1 Blok bus .....	18
3.1.2 Blok fetch.....	20
3.1.3 Blok addr .....	24
3.1.4 Blok exec.....	28
3.1.5 Blok intr .....	35
3.2 UPRAVLJAČKA JEDINICA.....	36
3.2.1 Dijagram toka izvršavanja instrukcija .....	36
3.2.2 Algoritam generisanja upravljačkih signala .....	39
3.2.3 Struktura upravljačke jedinice.....	67
3.2.3.1 Struktura upravljačke jedinice ožičene realizacije.....	67
3.2.3.2 Struktura upravljačke jedinice mikroprogramske realizacije.....	80
<b>4 LITERATURA .....</b>	<b>95</b>



# 1 STRUKTURA

Računarski sistem sadrži sledeće module: procesor **CPU**, memoriju **MEM** i ulazno/izlazne uređaje **U/I0** do **U/I7**. Procesor, memorija i ulazno/izlazni uređaji su međusobno povezani sistemskom magistralom **BUS** (slika 1). Moduli računarskog sistema rade sinhrono na isti signal takta **CLK**.

Arhitektura procesora od programski dostupnih registara ima registre opšte namene. Tipovi podataka sa kojima se radi su celobrojne 8-mo bitne veličine sa znakom i bez znaka. Format instrukcija je jednoadresni. Načini adresiranja uključuju registarsko direktno, registarsko indirektno, memorijsko direktno, memorijsko indirektno, registarsko indirektno sa pomerajem, bazno indeksno sa pomerajem, PC relativno sa pomerajem i neposredno adresiranje. Skup instrukcija uključuje instrukcije prenosa, aritmetičke instrukcije, logičke instrukcije, instrukcije pomeranja i rotiranja kao i instrukcije skoka. Prekidi uključuju spoljašnje prekide sa maskiranjem i prioritiranjem prekida, pri čemu se kontekst procesora se čuva na steku, a adresa prekidne rutine utvrđuje tehnikom vektorisanog mehanizma prekida.

Organizacija procesora je tako odabrana da je čine dve odvojene jedinice i to operaciona jedinica i upravljačka jedinica. Operaciona jedinica se sastoji od blokova povezivanje na magistralu, čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacija i opsluživanje prekida, međusobno povezanih direktnim vezama. Upravljačka jedinica je realizovana tehnikom ožičene realizacije sa brojačem koraka i dekoderom.

Ulazno/izlaznih uređaja ima 8. Ulazno/izlazni uređaj **U/I0** do **U/I7** se sastoji od periferije i kontrolera periferije bez direktnog pristupa memoriji. Procesor po linijama **intr<sub>0</sub>** do **intr<sub>7</sub>** dobija signale maskirajućih zahteva za prekid od ulazno/izlaznih uređaja **U/I0** do **U/I7**, respektivno.


Ulazno/izlazni adresni prostor je memorijski preslikan. Opseg adresa od 0 do 60K-1 se koristi za adresiranje memorijskih lokacija, dok se opseg adresa 60K do 64K-1 koristi za adresiranje registara po kontrolerima periferija ulazno/izlaznih uređaja **U/I0** do **U/I7**.

Memorija je kapaciteta 60K 8-mo bitnih reči.

Procesor, memorija i ulazno/izlazni uređaji su povezani asinhronom sistemskom magistralom **BUS** koju čine adresne linije **ABUS<sub>15...0</sub>**, ulazne linije podataka **DIBUS<sub>7...0</sub>**, izlazne linije podataka **DOBUS<sub>7...0</sub>** i upravljačke linije **RDBUS** i **WRBUS**. Na magistrali mogu da se realizuju ciklus čitanja i ciklus upisa. Procesor realizuje cikluse čitanja prilikom čitanja instrukcija i podataka iz memorije i prilikom čitanja statusnih informacija i podataka iz registara kontrolera ulazno/izlaznih uređaja. Procesor realizuje cikluse upisa prilikom upisa podataka u memoriju i prilikom upisa upravljačkih informacija i podataka u registre kontrolera ulazno/izlaznih uređaja.

Uređaj koji započinje neki ciklusa na magistrali naziva se gazda, a uređaj koji realizuje ciklus sluga. Pri ciklusu čitanja gazda šalje adresu na adresne linije **ABUS<sub>15...0</sub>** i vrednošću 0 signala na upravljačkoj liniji **RDBUS** startuje čitanje u slugi. Po završenom čitanju sluga šalje očitani podatak na linije podataka **DOBUS<sub>7...0</sub>**. Pri ciklusu upisa gazda šalje adresu na adresne linije **ABUS<sub>15...0</sub>**, podatak na linije podataka **DIBUS<sub>17...0</sub>** i vrednošću 0 signala na

upravljačkoj liniji **WRBUS** startuje upis u slugi. Ciklusi čitanja i upisa traju jednu periodu signala takta.



Slika 1 Konfiguracija sistema

# 2 ARHITEKTURA

U ovoj glavi se razmatra arhitektura računarskog sistema. Pri tome se pod arhitekturom računarskog sistema podrazumevaju svi oni njegovi elementi koji treba da budu poznati da bi za njega mogao da se napiše asemblerski program koji će se uspešno izvršavati i uvek davati isti rezultat bez obzira na to kako je dati računarski sistem realizovan. U okviru arhitekture računarskog sistema razmatraju se arhitekture procesora, memorije i ulazno/izlaznih uređaja.

## 2.1 PROCESOR

Arhitekturu procesora čine:

- programski dostupni registri,
- tipovi podataka,
- formati instrukcija,
- načini adresiranja,
- skup instrukcija i
- mehanizam prekida.

U daljem tekstu biće razmotren svaki od ovih elemenata arhitekture procesora.

### 2.1.1 Programski dostupni registri

Programski dostupni registri procesora su:

- programski brojač PC,
- akumulator AB,
- akumulator AW,
- 32 registra opšte namene GPR,
- ukazivač na vrh steka SP,
- programska statusna reč PSW i
- ukazivač na tabelu adresa prekidnih rutina IVTP.

Registar PC je standardni 16-to razredni programski brojač procesora. Adrese generisane na osnovu vrednosti registra PC su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od  $2^{16}$  8-mo bitnih reči.

Registar AB je 8-mo razredni akumulator za operacije prenosa, aritmetičke operacije, logičke operacije i operacije pomeranja i rotiranja nad 8-mo bitnim veličinama u kojima se koristi kao implicitno izvorište i/ili odredište operanda.

Registar AW je 16-to razredni akumulator za operacije prenosa 16-to bitnih veličina u kojima se koristi kao implicitno izvorište ili odredište operanda.

32 registra opšte namene su 16-to razredni registri koji se koriste kao registri podataka kod direktnog registarskog adresiranja, adresni registri kod registarskog indirektnog adresiranja, bazno/indeksni registri kod registarskog indirektnog adresiranja sa pomerajem, i bazni i indeksni registri kod bazno/indeksnog adresiranja sa pomerajem. Donjih osam razreda ovih registara se koristi kod direktnog registarskog adresiranja u operacijama za rad sa 8-mo bitnim veličinama.

Registar SP je standardan 16-to razredni ukazivač na vrh steka. Stek je organizovan u operativnoj memoriji i raste prema višim adresama. Registar SP ukazuje na poslednju zauzetu

lokaciju na steku. Adrese generisane na osnovu vrednosti registra SP su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od  $2^{16}$  8-mo bitnih reči.

Registar PSW je standardna 16-to razredni programska statusna reč procesora čiji razredi, koji se obično nazivaju indikatori, sadrže bitove statusnog i upravljačkog karaktera (slika 2).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I	-	-	-	-	-	-	-	-	-	-	-	V	C	Z	N

Slika 2 Struktura registra PSW

Bitovi statusnog karaktera su:

- N—bit (indikator *negative*) koji se postavlja na 1 kada je rezultat operacije negativan,
- Z—bit (indikator *zero*) koji se postavlja na 1 kada je rezultat operacije nula,
- C—bit (indikator *carry/borrow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prenos/pozajmica u aritmetici celobrojnih veličina bez znaka,
- V—bit (indikator *overflow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prekoračenje u aritmetici celobrojnih veličina sa znakom i

Bitovi upravljačkog karaktera su:

- I—bit (indikator *interrupt*) koji se postavlja na 1 kada se zada režim rada procesora sa prihvatanjem maskirajućih prekida.

Bitovi statusnog karaktera N, Z, C i V se postavljaju hardverski na osnovu rezultata izvršavanja instrukcija. Bit upravljačkog karaktera I se postavlja softverski kao rezultat izvršavanja posebnih instrukcija i softverski kao rezultat izvršavanja instrukcije povratak iz prekidne rutine.

Registar IVTP je standardni 16-to razredni ukazivač na tabelu adresa prekidnih rutina koja se koristi u okviru vektorisanog mehanizma prekida. Adresa generisana na osnovu vrednosti registra IVTP je adresa 8-mo bitne reči.

### 2.1.2 Tipovi podataka

Tipovi podataka koji se koriste u ovom procesoru su celobrojne 8-mo bitne veličine sa znakom i bez znaka, 8-mo bitne binarne reči i 16-to bitne binarne reči. Celobrojne 8-mo bitne veličine sa znakom i bez znaka se koriste kod operacije prenosa, aritmetičkih operacija i operacija pomeranja i rotiranja nad 8-mo bitnim veličinama, 8-mo bitne binarne reči se koriste kod logičkih operacija i operacija pomeranja i rotiranja i 16-to bitne binarne reči se koriste kod operacija prenosa.

### 2.1.3 Formati instrukcija


U procesoru se koriste sledeći formati instrukcija:

- format bezadresnih instrukcija,
- format instrukcija relativnog skoka – B format,
- format instrukcija apsolutnog skoka – J format,
- format jednoadresnih registarskih instrukcija – R format,
- format jednoadresnih neposrednih instrukcija – IB format,
- format jednoadresnih neposrednih instrukcija – IW format i
- format jednoadresnih memorijskih instrukcija – AP format.



### 2.1.3.1 Format bezadresnih instrukcija

Format ovih instrukcija je dat na slici 3.




Slika 3 Format bezadresnih instrukcija

Poljem OC se specificira operacija koja se izvršava kao i registri koji se eventualno implicitno koriste.

### 2.1.3.2 Format instrukcija relativnog skoka – B format

Format ovih instrukcija je dat na slici 4.



Slika 4 Format instrukcija relativnog skoka – B format

Poljem OC se specificira operacija koja se izvršava, a poljem DISP pomeraj koji se sabira sa PC da bi se dobila adresa skoka. Pomeraj je 8-mo bitna celobrojna veličina sa znakom.

### 2.1.3.3 Format instrukcija apsolutnog skoka – J format

Format ovih instrukcija je dat na slici 5.




Slika 5 Format instrukcija relativnog skoka – J format

Poljem OC se specificira operacija koja se izvršava, a poljima DISPH i DISPL 8 starijih i 8 mladih bitova 16-to bitne adrese skoka.

### 2.1.3.4 Format jednoadresnih registarskih instrukcija – R format

Format ovih instrukcija je dat na slici 6.




Slika 6 Format jednoadresnih registarskih instrukcija – R format

Poljem OC se specificira kod operacije jednoadresne instrukcije, polje AM registarsko direktno ili registarsko indirektno adresiranje i poljem GPR jedan od 32 registra opšte namene.

### 2.1.3.5 Format jednoadresnih neposrednih instrukcija – IB format

Format ovih instrukcija je dat na slici 7.




Slika 7 Format jednoadresnih instrukcija – IB format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 8-mo bitnim veličinama, polje AM neposredno adresiranje, polje GPR se ne koristi i poljem IMM8 neposredna 8-mo bitna veličina.

### 2.1.3.6 Format jednoadresnih instrukcija – IW format

Format ovih instrukcija je dat na slici 8.




Slika 8 Format jednoadresnih instrukcija – IW format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 16-to bitnim veličinama, polje AM neposredno adresiranje, polje GPR se ne koristi i poljima IMM16H i IMM16L 8 starijih i 8 mlađih bitova neposredne 16-to bitne veličine.

### 2.1.3.7 Format jednoadresnih memorijskih instrukcija – AP format

Format ovih instrukcija je dat na slici 9.



Slika 9 Format jednoadresnih instrukcija – AP format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 8-mo bitnim veličinama, polje AM memorijsko direktno, memorijsko indirektno, registarsko indirektno sa pomerajem, bazno indeksno i PC relativno adresiranje. Polje GPR se ne koristi kod memorijskog direktnog i memorijsko indirektnog adresiranja dok kod registarsko indirektnog sa pomerajem, bazno indeksnog i PC relativnog adresiranje predstavlja registar opšte namene. Polja HIGH i LOW predstavljaju 8 starijih i 8 mlađih bitova 16-to bitne veličine koja predstavlja memorijsku adresu za memorijsko direktno i memorijsko indirektno adresiranje i 16-to bitni pomeraj za registarsko indirektno sa pomerajem, bazno indeksno i PC relativno adresiranje.

### 2.1.4 Načini adresiranja

Procesor poseduje 8 različitih načina adresiranja. Kodiranje polja AM za različite načine adresiranja i nazivi načina adresiranja dati su u tabeli 1.

Tabela 1 Načini adresiranja

AM	Načini adresiranja
000	registarsko direktno
001	registarsko indirektno
010	memorijsko direktno
011	memorijsko indirektno
100	registarsko indirektno sa pomerajem
101	bazno indeksno sa pomerajem
110	PC relativno sa pomerajem
111	neposredno

Registarsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednom od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 2.1.3.4). Registar opšte namene je specificiran poljem GPR. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 16-to bitnim veličinama ili 8-mo bitnim veličinama koristi se svih 16 ili 8 nižih razreda registra.

Registarsko indirektno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi određenoj sadržajem jednog od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 2.1.3.4). Polje GPR specificira registar opšte

namene. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Memorijsko direktno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi datoj u samoj instrukciji. Instrukcija sa registarskim direktnim adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova adrese. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Memorijsko indirektno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi određenoj sadržajem memorijske lokacije čija je adresa data u samoj instrukciji. Instrukcija sa memorijskim indirektnim adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova adrese sa koje se čita adresa operanda. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Registarsko indirektno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja jednog od registara opšte namene i pomeraja. Instrukcija sa registarskim indirektnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR specificira registar opšte namene. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Bazno indeksno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja dva registara opšte namene i pomeraja. Instrukcija sa baznim indeksnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR specificira adresu sa koje se čita registar opšte namene koji se koristi kao bazni registar, dok se registar opšte namene koji se koristi kao indeksni registar čita sa prve sledeće adrese. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

PC relativno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja programskog brojača PC i pomeraja. Instrukcija sa PC relativnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Neposredno adresiranje je adresiranje kod koga se operand nalazi u samoj instrukciji. Instrukcija sa neposrednim adresiranjem u zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama ima IB format (poglavlje 2.1.3.5) ili IW format (poglavlje 2.1.3.6). U oba slučaja polje GPR se ne koristi. U slučaju IB formata polje IMM8 predstavlja 8-mo bitni podatak, a u slučaju IW formata polja IMM16H i IMM16L sadrže starijih 8 i mlađih 8 bitova 16-to bitnog podatka.

### **2.1.5 Skup instrukcija**

U ovom poglavlju se, najpre, daje opis instrukcija, a zatim tabelarni pregled kodiranja instrukcija.

### 2.1.5.1 Opis instrukcija

Instrukcije procesora se mogu svrstati u sledećih šest grupa:

- instrukcije skoka,
- instrukcije prenosa,
- aritmetičke instrukcije,
- logičke instrukcije,
- instrukcije pomeranja i rotiranja,
- instrukcije postavljanja indikatora u PSW,

#### 2.1.5.1.1 Instrukcije skoka

Instrukcije skoka se svrstavaju u sledeće grupe:

- instrukcije uslovnog skoka,
- instrukcije bezuslovnog skoka,
- instrukcije skoka na potprogram i povratka iz potprograma i
- instrukcija povratka iz prekidne rutine

##### 2.1.5.1.1.1 Instrukcije uslovnog skoka

Instrukcije uslovnog skoka **BEQL disp**, **BNEQL disp**, **BNEG disp**, **BNNEG disp**, **BOVF disp**, **BNOVF disp**, **BCAR disp**, **BNCAR disp**, **BGRT disp**, **BGRTE disp**, **BLSS disp**, **BLSSE disp**, **BGRTU disp**, **BGRTEU disp**, **BLSSU disp** i **BLSSEU disp** realizuju relativni skok sa pomerajem *disp* u odnosu na programski brojač PC ukoliko je uslov specificiran kodom operacije ispunjen (tabela 2). Pomeraj *disp* je 8-mo bitna celobrojna veličina sa znakom. Format ovih instrukcija je dat u poglavlju 2.1.3.2. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Tabela 2 Instrukcije uslovnog skoka

Instrukcija	Značenje	Uslov
BEQL	skok na jednako	$Z = 1$
BNEQ	skok na nejednako	$Z = 0$
BNEG	skok na $N = 1$	$N = 1$
BNNG	skok na $N = 0$	$N = 0$
BOVF	skok na $V = 1$	$V = 1$
BNVF	skok na $V = 0$	$V = 0$
BCR	skok na $C = 1$	$C = 1$
BNCR	skok na $C = 0$	$C = 0$
BGRT	skok na veće nego (sa znakom)	$(N \oplus V) \vee Z = 0$
BGRE	skok na veće nego ili jednako (sa znakom)	$N \oplus V = 0$
BLSS	skok na manje nego (sa znakom)	$(N \oplus V) = 1$
BLEQ	skok na manje nego ili jednako (sa znakom)	$(N \oplus V) \vee Z = 1$
BGRTU	skok na veće nego (bez znaka)	$C \vee Z = 0$
BGREU	skok na veće nego ili jednako (bez znaka)	$C = 0$
BLSSU	skok na manje nego (bez znaka)	$C = 1$
BLEQU	skok na manje nego ili jednako (bez znaka)	$C \vee Z = 1$

##### 2.1.5.1.1.2 Instrukcija bezuslovnog skoka

Instrukcija bezuslovnog skoka **JMP a** realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u poglavlju 2.1.3.3. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

### 2.1.5.1.1.3 Instrukcije skoka na potprogram i povratka iz potprograma

Instrukcija **JSR** *a* realizuje skok na potprogram tako što čuva vrednost programskog brojača PC na steku i realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u odeljku 2.1.3.3.

Instrukcija **RTS** realizuje povratak iz potprograma tako što restaurira vrednost programskog brojača PC vrednošću sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

### 2.1.5.1.1.4 Instrukcije povratka iz prekidne rutine

Instrukcija **RTI** realizuje povratak iz prekidne rutine tako što restaurira vrednosti programske statusne reči PSW i programskog brojača PC vrednostima sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

### 2.1.5.1.2 Instrukcije prenosa

Instrukcija **LDB** *src* prenosi sadržaj 8-bitnog operanda *src* u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7. Instrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

Instrukcija **LOADW** *src* prenosi sadržaj 16-bitnog operanda *src* u akumulator AW. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.6 i 2.1.3.7. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STB** *dst* prenosi sadržaj akumulatora AB u 8-bitni operand *dst*. Kao operand *dst*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4 i 2.1.3.7. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STW** *dst* prenosi sadržaj akumulatora AW u 16-bitni operand *dst*. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4 i 2.1.3.7. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **POPB** prenosi sadržaj 8-bitnog operanda sa vrha steka u akumulatora AB. Formatu ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

Instrukcija **POPW** prenosi sadržaj 16-bitnog operanda sa vrha steka u akumulatora AW. Formatu ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **PUSHB** prenosi sadržaj akumulatora AB u 8-bitni operand na vrh steka. Formatu ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **PUSHW** prenosi sadržaj akumulatora AW 16-bitni operand na vrh steka. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LDIVTP** prenosi sadržaj registra IVTP u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STIVTP** prenosi sadržaj akumulatora AW u registar IVTP. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LOADSP** prenosi sadržaj registra SP u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STORESP** prenosi sadržaj akumulatora AW u registar SP. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

### 2.1.5.1.3 Aritmetičke instrukcije

Instrukcija **ADD** *src* sabira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB sa operandom *src* koji je celobrojna 8-bitna veličina, a rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **SUB** *src* oduzima operand *src* koji je celobrojna 8-bitna veličina od celobrojne 8-bitne veličine koja se nalazi u akumulatoru AB, a rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **INC** inkrementira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB i rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **DEC** dekrementira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB i rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N, Z, C i V registra PSW saglasno dobijenoj vrednosti koja se upisuje u akumulator AB.

### 2.1.5.1.4 Logičke instrukcije

Instrukcija **AND** *src* izračunava logičko I 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formatu ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **OR** *src* izračunava logičko ILI 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih

razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **XOR** *src* izračunava logičko EKSLUZIVNO ILI 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **NOT** izračunava logičku NEGACIJU 8-bitne veličine koja se nalazi u akumulatoru AB, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

#### 2.1.5.1.5 Instrukcije pomeranja

Instrukcija **ASR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju razred AB<sub>7</sub> ostaje nepromenjen, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **LSR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje sadržaj razreda AB<sub>0</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **RORC** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ASL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **LSL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje sadržaj razreda AB<sub>7</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROLC** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u

razred  $AB_0$  se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda  $AB_7$ . Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikator V registra PSW postavlja na 0.

### 2.1.5.1.6 Instrukcije postavljanja indikatora u PSW

Instrukcija **INTD** postavlja nulu u razred I registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Instrukcija **INTE** postavlja jedinicu u razred I registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

### 2.1.5.2 Kodiranje instrukcija

Kodiranje instrukcija je izvršeno na takav način da bitovi:

- $OC_{7...6}$  predstavljaju četiri grupe od 64 instrukcije,
- $OC_{5...3}$  predstavljaju osam podgrupa od 8 instrukcija i
- $OC_{2...0}$  predstavljaju instrukciju u okviru podgrupe instrukcija.

Kodiranje četiri grupe instrukcija  $G_0$  do  $G_3$  je dato u tabeli 3.

Tabela 3 Kodiranje četiri grupe instrukcija

$OC_{7...6}$	Oznaka	Napomena
00	$G_0$	Koristi se
01	$G_1$	Ne koristi se
10	$G_2$	Ne koristi se
11	$G_3$	Ne koristi se

Kodiranje osam podgrupa instrukcija  $G_0\_PG_0$  do  $G_0\_PG_7$  u okviru grupe instrukcija  $G_0$  je dato u tabeli 4.

Tabela 4 Kodiranje osam podgrupa instrukcija iz grupe  $G_0$

$OC_{5...3}$	Oznaka	Napomena
000	$G_0\_PG_0$	Instrukcija instrukcije postavljanja indikatora u PSW (poglavlje 2.1.5.1.6)
001	$G_0\_PG_1$	Instrukcija bezuslovnog skoka (poglavlje 2.1.5.1.1.2), instrukcije skoka na potprogram i povratka iz potprograma (poglavlje 2.1.5.1.1.3), instrukcija povratka iz prekidne rutine (poglavlje 2.1.5.1.1.4)
010	$G_0\_PG_2$	Instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1)
011	$G_0\_PG_3$	Instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1)
100	$G_0\_PG_4$	Instrukcije prenosa (poglavlje 2.1.5.1.2)
101	$G_0\_PG_5$	Instrukcije prenosa (poglavlje 2.1.5.1.2)
110	$G_0\_PG_6$	Aritmetičke instrukcije (poglavlje 2.1.5.1.3) i logičke instrukcije (poglavlje 2.1.5.1.4)
111	$G_0\_PG_7$	Instrukcije pomeranja i rotiranja (poglavlje 2.1.5.1.5)

Kodiranje instrukcija u okviru osam podgrupa instrukcija  $G_0\_PG_0$  do  $G_0\_PG_7$  je dato u tabelama 5 do 12. U svakoj tabeli su date binarne vrednosti tri najmlađa bita  $OC_{2...0}$  polja koda operacije kojima se određuje instrukcija unutar date podgrupe instrukcija, oznaka za svaku instrukcije, dužina instrukcije u bajtovima i poglavlje u kome je opisana svaka instrukcija.

Kodiranje podgrupe instrukcija  $G_0\_PG_0$  koju čine instrukcije postavljanja indikatora u PSW (poglavlje 2.1.5.1.6) je dato u tabeli 5.



Tabela 5 Kodiranje podgrupe instrukcija G0\_PG0

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	-	-	-
001	-	-	-
010	-	-	-
011	-	-	-
100	<b>INTD</b>	1	2.1.5.1.6
101	<b>INTE</b>	1	2.1.5.1.6
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG1 koju čine instrukcija безусловnog skoka (poglavlje 2.1.5.1.1.2), instrukcije skoka na potprogram i povratka iz potprograma (poglavlje 2.1.5.1.1.3) i instrukcija povratka iz prekidne rutine (poglavlje 2.1.5.1.1.4) je dato u tabeli 6.

Tabela 6 Kodiranje podgrupe instrukcija G0\_PG1

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	-	-	-
001	<b>JMP</b>	3	2.1.5.1.1.2
010	<b>JSR</b>	3	2.1.5.1.1.3
011	<b>RTS</b>	1	2.1.5.1.1.3
100	-	-	-
101	<b>RTI</b>	1	2.1.5.1.1.4
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG2 koju čine instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1) je dato u tabeli 7.

Tabela 7 Kodiranje podgrupe instrukcija G0\_PG2

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	<b>BEQL</b>	2	2.1.5.1.1.1
001	<b>BNEQL</b>	2	2.1.5.1.1.1
010	<b>BNEG</b>	2	2.1.5.1.1.1
011	<b>BNNEG</b>	2	2.1.5.1.1.1
100	<b>BOVF</b>	2	2.1.5.1.1.1
101	<b>BNOVF</b>	2	2.1.5.1.1.1
110	<b>BCAR</b>	2	2.1.5.1.1.1
111	<b>BNCAR</b>	2	2.1.5.1.1.1

Kodiranje podgrupe instrukcija G0\_PG3 koju čine instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1) je dato u tabeli 8.

Tabela 8 Kodiranje podgrupe instrukcija G0\_PG3

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	<b>BGRT</b>	2	2.1.5.1.1.1
001	<b>BGRTE</b>	2	2.1.5.1.1.1
010	<b>BLSS</b>	2	2.1.5.1.1.1
011	<b>BLSSE</b>	2	2.1.5.1.1.1
100	<b>BGRTU</b>	2	2.1.5.1.1.1
101	<b>BGRTEU</b>	2	2.1.5.1.1.1
110	<b>BLSSU</b>	2	2.1.5.1.1.1
111	<b>BLSSEU</b>	2	2.1.5.1.1.1

Kodiranje podgrupe instrukcija G0\_PG4 koju čine instrukcije instrukcije prenosa (poglavlje 2.1.5.1.2) je dato u tabeli 9.

Tabela 9 Kodiranje podgrupe instrukcija G0\_PG4

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	<b>LDB</b>	2, 3 ili 4	2.1.5.1.2
001	<b>LDW</b>	2 ili 4	2.1.5.1.2
010	<b>STB</b>	2 ili 4	2.1.5.1.2
011	<b>STW</b>	2 ili 4	2.1.5.1.2
100	<b>POPB</b>	1	2.1.5.1.2
101	<b>POPW</b>	1	2.1.5.1.2
110	<b>PUSHB</b>	1	2.1.5.1.6
111	<b>PUSHW</b>	1	2.1.5.1.6

Kodiranje podgrupe instrukcija G0\_PG5 koju čine instrukcije instrukcije prenosa (poglavlje **Error! Reference source not found.**) je dato u tabeli 10.

Tabela 10 Kodiranje podgrupe instrukcija G0\_PG5

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	<b>LDIVTP</b>	1	2.1.5.1.4
001	<b>STIVTP</b>	1	2.1.5.1.4
010	-	-	-
011	-	-	-
100	<b>LDSP</b>	1	2.1.5.1.6
101	<b>STSP</b>	1	2.1.5.1.6
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG6 koju čine aritmetičke instrukcije (poglavlje 2.1.5.1.3) i logičke instrukcije (poglavlje 2.1.5.1.4) je dato u tabeli 11.

Tabela 11 Kodiranje podgrupe instrukcija G0\_PG6

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	<b>ADD</b>	2, 3 ili 4	2.1.5.1.4
001	<b>SUB</b>	2, 3 ili 4	2.1.5.1.4
010	<b>INC</b>	1	2.1.5.1.4
011	<b>DEC</b>	1	2.1.5.1.4
100	<b>AND</b>	2, 3 ili 4	2.1.5.1.6
101	<b>OR</b>	2, 3 ili 4	2.1.5.1.6
110	<b>XOR</b>	2, 3 ili 4	2.1.5.1.6
111	<b>NOT</b>	1	2.1.5.1.6

Kodiranje podgrupe instrukcija G0\_PG7 koju čine instrukcije pomeranja i rotiranja (poglavlje 2.1.5.1.5) je dato u tabeli 12.

Tabela 12 Kodiranje podgrupe instrukcija G0\_PG7

OC <sub>2...0</sub>	Oznaka	Dužina	Poglavlje
000	<b>ASR</b>	1	2.1.5.1.4
001	<b>LSR</b>	1	2.1.5.1.4
010	<b>ROR</b>	1	2.1.5.1.4
011	<b>RORC</b>	1	2.1.5.1.4
100	<b>ASL</b>	1	2.1.5.1.6
101	<b>LSL</b>	1	2.1.5.1.6
110	<b>ROL</b>	1	2.1.5.1.6
111	<b>ROLC</b>	1	2.1.5.1.6

### 2.1.6 Mehanizam prekida

Zahteve za prekid može da generiše osam kontrolera periferija po linijama  $\text{intr}_7$  do  $\text{intr}_0$  da bi signalizirali spremnost za prenos podataka. Ovi prekidi se nazivaju spoljašnji prekidi jer dolaze od uređaja van procesora. Ovi prekidi se nazivaju i maskirajući prekidi, jer su dozvoljeni ili maskirani i procesor na njih reaguje ili ne reaguje u zavisnosti od toga da li se u razredu I registra PSW nalazi vrednost 1 ili 0, respektivno. Dozvoljavanje i maskiranje prekida se realizuje programskim putem izvršavanjem instrukcija INTE i INTD (odjeljak 2.1.5.1.6) kojima se u razred I registra PSW upisuju vrednosti 1 ili 0, respektivno.

Izvršavanje svake instrukcije pored faza čitanje instrukcije, formiranje adrese operanda i izvršavanje operacije sadrži i fazu opsluživanje zahteva za prekid. Na početku faze opsluživanje zahteva za prekid vrši se provera da li je u toku izvršavanja prethodne tri faze tekuće instrukcije stigao zahtev za prekid po nekoj od linija  $\text{intr}_7$  do  $\text{intr}_0$  i da li se u razredu I registra PSW nalazi vrednost 1. Ukoliko nije, vraća se na fazu čitanje instrukcije sledeće instrukcije. Ukoliko jeste, izvršavanje tekuće instrukcije se produžava sa koracima faze opsluživanje zahteva za prekid. Opsluživanje zahteva za prekid se sastoji iz dve grupe koraka.

U okviru prve grupe koraka na steku se čuvaju programski brojač PC i programska statusna reči PSW.

U okviru druge grupe koraka utvrđuje se adresa prekidne rutine. Utvrđivanje adrese prekidne rutine se realizuje na osnovu sadržaja tabele adresa prekidnih rutina koja se obično naziva IV tabela (*Interrupt Vector Table*) i broja ulaza u IV tabelu. Stoga je u postupku inicijalizacije celog sistema u memoriji, počev od adrese na koju ukazuje sadržaj registra procesora IVTP (*Interrupt Vector Table Pointer*), kreirana IV tabela sa 8 ulaza u kojima se nalaze adrese prekidnih rutina za svaki od prekida koji dolaze po linijama  $\text{intr}_7$  do  $\text{intr}_0$ . Adrese prekidnih rutina za prekide koji dolaze po linijama  $\text{intr}_7$  do  $\text{intr}_0$  nalaze se u ulazima 7 do 0 IV tabele, respektivno. Prekidi koji dolaze po linijama  $\text{intr}_7$  do  $\text{intr}_0$  uređeni su po prioriteima pri čemu linija  $\text{intr}_7$  ima najviši a linija  $\text{intr}_0$  najniži nivo prioriteta. Broj ulaza u IV tabelu generiše procesor na osnovu pozicije linije  $\text{intr}_7$  do  $\text{intr}_0$  najvišeg nivoa prioriteta na kojoj postoji zahtev za prekid.


Kako je memorijska reč 8-mo bitna veličina a adresa prekidne rutine 16-to bitna veličina, to svaki ulaz u IV tabeli zauzima po dve susedne memorijske lokacije. Zbog toga se najpre broj ulaza množenjem sa dva pretvara u pomeraj, pa zatim pomeraj sabira sa sadržajem registra IVTP i na kraju dobijena vrednost koristiti kao adresu sa koje se čita adresa prekidne rutine i upisuje u registar PC.

Povratak iz prekidne rutine se realizuje instrukcijom **RTI**. Ovom instrukcijom se sa steka restauriraju registri PSW i PC.



# 3 ORGANIZACIJA

U ovoj glavi se daje organizacija procesora *CPU* koji se sastoji iz operacione jedinice *oper* i upravljačke jedinice *uprav* (slika 10). Operaciona jedinica *oper* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice *uprav*. Upravljačka jedinica *uprav* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala operacione jedinice *oper* na osnovu algoritama operacija i signala logičkih uslova. Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.



Slika 10 Organizacija procesora *CPU*

## 3.1 OPERACIONA JEDINICA

Operaciona jedinica *oper* (slika 10) se sastoji od sledećih blokova:

- blok *bus*,
- blok *fetch*,


- blok *addr*,
- blok *exec* i
- blok *intr*.

Ovi blokovi su međusobno povezani direktnim vezama.

Blok *bus* (slika 11) služi za realizaciju ciklusa na magistrali **BUS**. Blok *fetch* (slike 12, 13, 14) služi za čitanje instrukcije i smeštanje u prihvatni registar instrukcije. Blok *addr* (slika 15) služi za formiranje adrese operanda i čitanje operanda. Blok *exec* (slike 16, 17, 18 i 19) služi za izvršavanje operacija. Blok *intr* (slike 20) služi za prihvatanje prekida i generisanje broja ulaza u tabelu sa adresama prekidnih rutina. Struktura i opis blokova operacione jedinice **oper** se daju u daljem tekstu.

### 3.1.1 Blok bus

Blok *bus* (slika 11) sadrži registre  $MAR_{15...0}$  i  $MDR_{7...0}$  sa multiplekserima MX1 i MX2, respektivno i prihvatni registar  $DW_{15...0}$ .



Slika 11 Blok bus

Registar  $MAR_{15...0}$  je 16-to razredni adresni registar, čiji se sadržaj normalno koristi pri realizaciji ciklusa čitanja ili upisa na magistrali **BUS**. Adresa se iz nekog od blokova operacione jedinice *oper* preko multipleksera MX1 vodi na ulaze registra  $MAR_{15...0}$  i u njega upisuje generisanjem vrednosti 1 signala **ldMAR**. Sadržaj registra  $MAR_{15...0}$  se inkrementira generisanjem vrednosti 1 signala **incMAR**. Ovo se koristi u situacijama kada treba pročitati ili upisati 16-to bitnu veličinu koja se nalazi u dvema susednim 8-mo bitnim lokacijama. Tada se najpre u registar  $MAR_{15...0}$  upisuje adresa niže lokacije, a posle se inkrementiranjem dobija adresa više lokacije. Pri realizaciji ciklusa čitanja ili upisa signal generiše se vrednost 1 signala rdCPU ili wrCPU, čime se sadržaj registra  $MAR_{15...0}$  propušta kroz bafere sa tri stanja na adresne linije  $ABUS_{15...0}$  magistrale **BUS**.

Multiplekser MX1 je 16-to razredni multiplekser sa 8 ulaza. Na ulaze 0 do 5 multipleksera se vode sadržaji  $PC_{15...0}$ ,  $GPR_{15...0}$ ,  $IR_{15...0}$ ,  $DW_{15...0}$ ,  $ADD_{15...0}$  i  $SP_{15...0}$ , a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 5, respektivno, upravljačkih signala **mxMAR<sub>2</sub>**, **mxMAR<sub>1</sub>** i **mxMAR<sub>0</sub>**. Sadržaj  $PC_{15...0}$  predstavlja adresu instrukcije. Sadržaj  $GPR_{15...0}$  predstavlja adresu operanda u slučaju registarskog indirektnog adresiranja. Sadržaj  $IR_{15...0}$  predstavlja adresu operanda u slučaju memorijskog direktnog adresiranja. Sadržaj  $IR_{15...0}$  predstavlja i adresu memorijske lokacije na kojoj se nalazi adresa operanda u slučaju memorijskog indirektnog adresiranja, pa se tada sa ove adrese čita iz memorije adresa operanda i upisuje u registar  $DW_{15...0}$ , tako da sadržaj  $DW_{15...0}$  predstavlja adresu operanda u slučaju memorijskog indirektnog adresiranja. Sadržaj  $ADD_{15...0}$  predstavlja adresu operanda u slučaju registarskog indirektnog adresiranja sa pomerajem, bazno indeksnog sa pomerajem adresiranja i PC relativnog sa pomerajem adresiranju i formira se na izlazu sabirača ADD bloka *addr* saglasno pravilima formiranja adrese za data adresiranja. Sadržaj  $SP_{15...0}$  se koristi prilikom stavljanja sadržaja na vrh steka i skidanja sadržaja sa vrha steka. Selektovani sadržaja sa izlaza multipleksera MX1 se vodi na paralelne ulaze registra  $MAR_{15...0}$ .

Registar  $MDR_{7...0}$  je 8-mo razredni registar podatka u koji se generisanjem vrednosti 1 jednog od signala rdCPU i ldMDR upisuje sadržaj sa izlaza multipleksera MX2. Pri realizaciji ciklusa čitanja generiše se vrednosti 1 signala rdCPU i binarna vrednost 000 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>1</sub>** i **mxMDR<sub>0</sub>**, čime se sadržaj sa izlaznih linija podataka  $DOBUS_{7...0}$  magistrale **BUS** propušta kroz multiplekser MX2 i upisuje u registar  $MDR_{7...0}$ . U nekom koraku pre koraka u kome se realizuje ciklus upisa generiše se vrednost 1 signala **ldMDR** i jedna od binarnih vrednosti 001 do 111 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>1</sub>** i **mxMDR<sub>0</sub>** čime se jedan od sadržaja  $AB_{7...0}$ ,  $AW_{15...8}$ ,  $AW_{7...0}$ ,  $PC_{15...8}$ ,  $PC_{7...0}$ ,  $PSW_{15...8}$  i  $PSW_{7...0}$  propušta kroz multiplekser MX2 i upisuje u registar  $MDR_{7...0}$ . U koraku u kome treba da se realizuje ciklus upisa generiše se vrednost 1 signala wrCPU, čime se sadržaj registra  $MDR_{7...0}$  propušta kroz bafere sa tri stanja na ulazne linije podataka  $DBUS_{7...0}$  magistrale **BUS**.

Multiplekser MX2 je 16-to razredni multiplekser sa 8 ulaza. Na ulaze 0 do 7 multipleksera se vode sadržaji  $DO_{7...0}$ ,  $AB_{7...0}$ ,  $AW_{15...8}$ ,  $AW_{7...0}$ ,  $PC_{15...8}$ ,  $PC_{7...0}$ ,  $PSW_{15...8}$  i  $PSW_{7...0}$ , a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 7, respektivno, upravljačkih signala **mxMBR<sub>2</sub>**, **mxMBR<sub>1</sub>** i **mxMBR<sub>0</sub>**. Sadržaj  $DO_{7...0}$  se propušta kod ciklusa čitanja i predstavlja pročitane vrednosti memorijske lokacije koja po linijama podataka magistrale **BUS** dolazi u procesor **CPU**. Sadržaji  $AB_{7...0}$ ,  $AW_{15...8}$ ,  $AW_{7...0}$ ,  $PC_{15...8}$ ,  $PC_{7...0}$ ,  $PSW_{15...8}$  i  $PSW_{7...0}$  se propuštaju u slučaju ciklusa upisa u memorijsku lokaciju. Sadržaj  $AB_{7...0}$  se propušta u slučajevima u kojima se sadržaj akumulatora  $AB_{7...0}$  upisuje, sadržaji  $AW_{15...8}$  i  $AW_{7...0}$  u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta akumulatora  $AW_{15...0}$  upisuju, sadržaji  $PC_{15...8}$  i  $PC_{7...0}$  u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta programskog brojača  $PC_{15...0}$  stavljaju na stek i sadržaji  $PSW_{15...8}$  i  $PSW_{7...0}$  u slučajevima u kojima se u dva ciklusa na magistrali sadržaji

višeg i nižeg bajta programske statusne reči  $PSW_{15...0}$  stavljaju na stek. Selektovani sadržaja sa izlaza multipleksera MX2 se vodi na paralelne ulaze registra  $MDR_{7...0}$ .

Registar  $DW_{15...0}$  je 16-to razredni pomoćni registar koji se koristi za prihvatanje 16-to bitne veličine koja se dobija iz dve susedne 8-mo bitne memorijske lokacije u dva posebna ciklusa na magistrali. Vrednošću 1 signala **ldDWH** se u 8 starijih razreda registra  $DW_{15...8}$  upisuje sadržaj registra  $MDR_{7...0}$  u koji je prethodno upisan sadržaj sa linija podataka  $DBUS_{7...0}$  magistrale, dok se vrednošću 1 signala **ldDWL** u 8 mlađih razreda registra  $DW_{7...0}$  upisuje sadržaj registra  $MDR_{7...0}$  u koji je prethodno upisan sadržaj sa linija podataka  $DBUS_{7...0}$  magistrale. Sadržaj registra  $DW_{15...0}$  se potom kao 16-to bitna veličina upisuje u odgovarajući 16-to razredni registar. Registar  $DW_{15...0}$  se koristi da se prihvati 16-to bitna adresa operanda u slučaju indirektnog memorijskog adresiranja i da se posle upiše u registar  $MAR_{15...0}$ . Pored toga registar  $DW_{15...0}$  se koristi da se prihvati 16-to bitni operand u slučaju instrukcija koje se izvršavaju nad 16-to bitnim veličinama i da se posle upiše u registar  $BW_{15...0}$ . Registar  $DW_{15...0}$  se koristi i da se prihvati 16-to bitna vrednost sa steka ili 16-to bitna vrednost adrese prekidne rutine iz tabele sa adresama prekidnih rutina i da se posle upiše u programski brojač  $PC_{15...0}$ .

Pri realizaciji ciklusa čitanja na magistrali procesor otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$  i upravljačku liniju **RDBUS** magistrale i na njih propušta adresu i vrednost 0 signala čitanja, respektivno, čime se u memoriji startuje čitanje adresirane lokacije. Memorija otvara bafere sa tri stanja za linije podataka  $DOBUS_{7..0}$  i na njih propušta sadržaj adresirane lokacije. Procesor prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$  i upravljačku liniju **RDBUS** magistrale, dok memorija zatvara bafere sa tri stanja za linije podataka  $DBUS_{7..0}$ .

Pri realizaciji ciklusa upisa na magistrali procesor otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju **WRBUS** magistrale i na njih propušta adresu, podatak i vrednost 0 signala upisa, respektivno, čime se u memoriji startuje upis u adresiranu lokaciju. Po završenom upisu procesor zatvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju **WRBUS** magistrale.

Kombinacione mreže za generisanje upravljačkih signala **RDBUS** i **WRBUS** magistrale generišu ove signale na osnovu signala **rdCPU** i **wrCPU**, respektivno. Pri vrednosti 0 signala **rdCPU** na liniji signala **RDBUS** je stanje visoke impedance, dok je pri vrednosti 1 signala **rdCPU** na liniji signala **RDBUS** vrednost 0. Signal **rdCPU** ima vrednost 1 ili 0 u zavisnosti od toga da li je u memoriji operacija čitanja u toku ili je završena, respektivno. Pri vrednosti 0 signala **wrCPU** na liniji signala **WRBUS** je stanje visoke impedance, dok je pri vrednosti 1 signala **wrCPU** na liniji signala **WRBUS** vrednost 0. Signal **wrCPU** ima vrednost 1 ili 0 u zavisnosti od toga da li je u memoriji operacija upisa u toku ili je završena, respektivno.


### 3.1.2 Blok fetch

Blok *fetch* sadrži registar  $PC_{15...0}$  sa multiplekserom MX, registre IR0, IR1, IR2 i IR3 (slika 12), dekodere DC1 do DC11 signala logičkih uslova operacija i načina adresiranja (slika 13) i kombinacione mreže signala logičkih uslova dužina instrukcija (slika 14).

Registar  $PC_{15...0}$  je 16-to razredni programski brojač čiji sadržaj predstavlja adresu memorijske lokacije počev od koje treba pročitati jedan do četiri bajta instrukcije. Adresa skoka u programu se iz nekog od blokova operacione jedinice *oper* preko multipleksera MX vodi na ulaze registra  $PC_{15...0}$  i u njega upisuje generisanjem vrednosti 1 signala **ldPC**. Sadržaj registra  $PC_{15...0}$  se inkrementira generisanjem vrednosti 1 signala **incPC**. Ovo se



koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-mo bitnim lokacijama. Sadržaj registra  $PC_{15...0}$  se koristi u bloku *addr* i za formiranje adrese memorijske lokacije kada se za adresiranje operanda koristi PC relativno adresiranje.




Slika 12 Blok fetch (prvi deo)

Multiplekser MX je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji  $DW_{15...0}$ ,  $ADD_{15...0}$  i  $IR_{23...8}$ , koji predstavljaju adrese skoka za upis u registar  $PC_{15...0}$ . Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala  $mxPC_1$  i  $mxPC_0$ . Sadržaj  $DW_{15...0}$  predstavlja ili vrednost koja se restaurira sa steka prilikom izvršavanja instrukcija povratka iz potprograma ili povratka iz prekidne rutine ili adresu prekidne rutine koja se čita iz tabele sa adresama prekidnih prilikom opsluživanja prekida. Sadržaj  $ADD_{15...0}$  predstavlja adresu skoka koja se dobija sabiranjem sadržaja registra PC i pomeraja prilikom izvršavanja instrukcija uslovnog skoka i  $IR_{23...8}$  predstavlja adresu skoka koja se uzima iz instrukcije prilikom izvršavanja instrukcija bezuslovnog skoka ili skoka na potprogram.

Registri IR0, IR1, IR2 i IR3 su 8-mo razredni registri koji formiraju razrede 31...24, 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije  $IR_{31...0}$ . Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1, 2, 3 ili 4 bajta (poglavlje 2.1.3). Saglasno formatu instrukcije prvi, drugi, treći i četvrti bajt instrukcije se smeštaju redom u registre IR0, IR1, IR2 i IR3. Paralelan upis sadržaja prihvatnog registra podatka  $MDR_{7...0}$  u jedan od registara IR0, IR1, IR2 i IR3 se realizuje pri vrednosti 1 jednog od signala **ldIR0**, **ldIR1**, **ldIR2** i **ldIR3**, respektivno. Razredi  $IR_{31...24}$  se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih

i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje (poglavlje 2.1.3).

Dekoderi DC1 do DC12 se koriste za dekodovanje instrukcija i formiranje signala logičkih uslova operacija **INTD**, ... , **ROLC** i načina adresiranja **regdir**, ... , **imm** (slika 13) saglasno načinu kodiranja instrukcija (poglavlje 2.1.5.2) i načina adresiranja (poglavlje 2.1.4).




Slika 13 Blok fetch (drugi deo)

Dekoder DC1 služi za formiranje signala četiri grupe operacija G0, G1, G2 i G3 (tabela 3). Dekoder DC2 služi za formiranje signala osam podgrupa operacija G0\_PG0 do G0\_PG7 grupe G0 (tabela 4). Dekoder DC3 služi za formiranje signala **INTD** i **INTE** podgrupe

operacija G0\_PG0 (tabela 5). Dekoder DC4 služi za formiranje signala **JMP**, **JSR**, **RTS** i **RTI** podgrupe operacija G0\_PG1 (tabela 6). Dekoder DC5 služi za formiranje signala **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR** i **BNCAR** podgrupe operacija G0\_PG2 (tabela 7). Dekoder DC6 služi za formiranje signala **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU** i **BLSSEU** podgrupe operacija G0\_PG3 (tabela 8). Dekoder DC7 služi za formiranje signala **LDB**, **LDW**, **STB**, **STW**, **POPB**, **POPW**, **PUSHB** i **PUSHW** podgrupe operacija G0\_PG4 (tabela 9). Dekoder DC8 služi za formiranje signala **LDIVTP**, **STIVTP**, **LDSP** i **STSP** podgrupe operacija G0\_PG5 (tabela 10). Dekoder DC9 služi za formiranje signala **ADD**, **SUB**, **INC**, **DEC**, **AND**, **OR**, **XOR** i **NOT** podgrupe operacija G0\_PG6 (tabela 11). Dekoder DC10 služi za formiranje signala **ASR**, **LSR**, **ROR**, **RORC**, **ASL**, **LSL**, **ROL** i **ROLC** podgrupe operacija G0\_PG7 (tabela 12).

Dekoder DC11 služi za formiranje signala **regdir**, **regind**, **memdir**, **memind**, **regindpom**, **bxpom**, **bcpom**, **imm** načina adresiranja (tabela 1).

Kombinacione mreže signala dužine instrukcija formiraju signale koji ukazuje kolika je dužina instrukcije u bajtovima (slika 14).



Slika 14 Blok fetch (treći deo)

Signal logičkog uslova dužina instrukcije jedan bajt **I1** svojom vrednošću 1 određuje da je dužina instrukcije jedan bajt, a vrednošću 0 da je dužina instrukcije dva, tri ili četiri bajta. Signal **I1** ima vrednost 1 ukoliko se radi o nekoj od instrukcija postavljanja indikatora INTD ili INTE, instrukciji povratka iz potprograma RTS, instrukciji povratka iz prekidne rutine RTI, o nekoj od instrukcija prenosa POPB, POPW, PUSHB, PUSHW, LDIVTP, STIVTP, LDSP ili STSP, nekoj od aritmetičkih instrukcija INC ili DEC, logičkoj instrukciji NOT ili o nekoj od instrukcija pomeranja iz grupe 0 podgrupa 7 (G0\_PG7), dok u ostalim situacijama ima vrednost 0.

Signali logičkih uslova dužina instrukcije dva bajta **I2\_brnch** i **I2\_arlog** svojom vrednošću 1 određuje da je dužina instrukcije dva bajta, a vrednošću 0 da je dužina instrukcije tri ili četiri bajta. Signal **I2\_brnch** ima vrednost 1 ukoliko se radi o nekoj od instrukcija uslovnog skoka iz grupe 0 podgrupa 2 ili 3. Signal **I2\_arlog** ima vrednost 1 ukoliko se radi o nekoj od

aritmetičkih instrukcija ADD ili SUB, logičkih instrukcija AND, OR ili XOR ili instrukcija prenosa LDB, LDW, STB ili STW za koju je specificirano registarsko direktno (regdir) ili registarsko indirektno (regind) adresiranje.

Signali logičkih uslova dužina instrukcije dva bajta **I2\_brnch** i **I2\_arlog** svojom vrednošću 1 određuje da je dužina instrukcije dva bajta, a vrednošću 0 da je dužina instrukcije tri ili četiri bajta. Signal **I2\_brnch** ima vrednost 1 ukoliko se radi o nekoj od instrukcija uslovnog skoka iz grupe 0 podgrupa 2 ili 3. Signal **I2\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih instrukcija ADD ili SUB, logičkih instrukcija AND, OR ili XOR ili instrukcija prenosa LDB, LDW, STB ili STW za koju je specificirano registarsko direktno (regdir) ili registarsko indirektno (regind) adresiranje.

Signali logičkih uslova dužina instrukcije tri bajta **I3\_jump** i **I3\_arlog** svojom vrednošću 1 određuje da je dužina instrukcije tri bajta, a vrednošću 0 da je dužina instrukcije četiri bajta. Signal **I3\_jump** ima vrednost 1 ukoliko se radi o instrukciji bezuslovnog skoka JMP ili instrukciji skoka na potprogram JSR. Signal **I3\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih instrukcija ADD ili SUB, nekoj od logičkih instrukcija AND, OR ili XOR ili instrukcija prenosa LDB za koju je specificirano neposredno adresiranje.

Signal logičkog uslova **store** svojom vrednošću 1 određuje da se radi o nekoj od instrukcija STB ili STW kojima se upisuje u neki od registara opšte namene ili memorijsku lokaciju.

### 3.1.3 Blok addr


Blok *addr* sadrži registre opšte namene GPR sa adresnim registrom registara opšte namene GPRAR<sub>4...0</sub> i multiplekserom MX1, sabirač ADD sa multiplekserima MX2 i MX3, pomoćni registar CW<sub>15...0</sub> i ukazivač na vrh steka SP<sub>15...0</sub> (slika 15).

Registri opšte namene GPR su realizovani kao registarski fajl sa 32 registra širine 16 bita. Adresa registra opšte namene koji se čita ili u koji se upisuje određena je sadržajem registra GPRAR<sub>4...0</sub> čiji se sadržaj vodi na adresne linije A<sub>4...0</sub> registarskog fajla GPR. Sadržaj koji se upisuje vodi se sa izlaza multipleksera MX1 na ulazne linije podataka DI<sub>15...0</sub> registarskog fajla, a sadržaj koji se čita GPR<sub>15...0</sub> pojavljuje se na izlaznim linijama podataka DO<sub>15...0</sub> registarskog fajla. Pri vrednostima 1 i 0 signala **wrGPR** na upravljačkoj liniji WR registarskog fajla realizuje se upis u registarski fajl i čitanje iz registarskog fajla, respektivno.

Adresni registar opšte namene GPRAR<sub>4...0</sub> je 5-to razredni registar čiji se sadržaj koristi kao adresa registra registarskog fajla prilikom upisa u registarski fajl i čitanja iz registarskog fajla. U registar GPRAR<sub>4...0</sub> se pri vrednosti 1 signala **ldGPRAR** upisuju razredi 5...0 prihvatnog registra podatka MDR<sub>7...0</sub> bloka *bus*. Ovo se koristi samo u fazi čitanja instrukcije i to prilikom čitanja drugog bajta instrukcije. Tada ova grupa bitova, ukoliko se radi o aritmetičkim ili logičkim instrukcijama sa adresiranjima koja koriste registre opšte namene, predstavlja adresu registra opšte namene. Sadržaj registra GPRAR<sub>4...0</sub> se inkrementira pri vrednosti 1 signala **incGPRAR**, što se koristi samo ukoliko se radi o bazno indeksnom sa pomerajem adresiranju. Tada se registar opšte namene čija je adresa zadata bitovima 5...0 drugog bajta instrukcije koristi kao bazni registar, a registar opšte namene sa prve sledeće adrese kao indeksni registar. Sadržaj registra GPRAR<sub>4...0</sub> se vodi na adresne linije A<sub>4...0</sub> registarskog fajla GPR.

Multiplekser MX1 je 16-to razredni multiplekser sa 2 ulaza. Na ulaze 0 i 1 multipleksera se vode sadržaji registara AB<sub>7...0</sub> i AW<sub>15...0</sub>, pri čemu je sadržaj registra AB<sub>7...0</sub> proširen nulama do dužine 16 bita. Selekcija jednog od ova dva sadržaja se realizuje binarnim vrednostima 0 i 1, respektivno, upravljačkog signala **mxGPR**. Ovo se koristi u instrukcijama prenosa STB i

STW sadržaja akumulatora  $AB_{7...0}$  i  $AW_{15...0}$ , respektivno, kada je registarskim direktnim adresiranjem kao određište specificiran neki od registara opšte namene. Selektovani sadržaj se vodi na ulazne linije podataka  $DI_{15...0}$  registarskog fajla GPR.



Slika 15 Blok addr

Sabirač ADD je 16-to razredni sabirač koji se koristi za formiranje 16-to bitne vrednosti koja može da bude adresa sa koje treba da se pročita adresa prekidne rutine, adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand ili adresa skoka. Sabiranje se realizuje nad sadržajima koji sa izlaza multipksera MX2 i MX3 dolaze na ulaze  $A_{15...0}$  i  $B_{15...0}$ , respektivno, sabirača ADD. Sadržaj  $ADD_{15...0}$  sa izlaza sabirača se vodi u blok *bus* radi upisa u adresni registar  $MAR_{15...0}$  i u blok *fetch* radi upisa u programski brojač  $PC_{15...0}$ . Sadržaj  $ADD_{15...0}$  sa izlaza sabirača se u samom bloku *addr* upisuje u registar  $CW_{15...0}$ . Ovo se koristi kod bazno indeksnog adresiranja. Najpre se sabiraju jedan od registara opšte namene koji se koristi kao bazni registar i pomeraj i njihova suma upisuju u registar  $CW_{15...0}$ , a posle se sabiraju registar  $CW_{15...0}$ , i jedan od registara opšte namene koji se koristi kao indeksni registar i njihova suma upisuje u adresni registar  $MAR_{15...0}$ .

Multiplekser MX2 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji  $IVTP_{15...0}$ ,  $GPR_{15...0}$ ,  $PC_{15...0}$  i  $CW_{15...0}$ . Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 3, respektivno, upravljačkih signala  $mxADDA_1$  i  $mxADDA_0$ . Sadržaj sa izlaza multipleksera MX2 se vodi na ulaze  $A_{15...0}$  sabirača ADD.

Multiplekser MX3 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji  $IVTDSP_{15...0}$ ,  $IR_{15...0}$ ,  $GPR_{15...0}$  i  $IR_{23...16}$  proširen znakom do dužine 16 bita. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 3, respektivno, upravljačkih signala  $mxADDB_1$  i  $mxADDB_0$ . Sadržaj sa izlaza multipleksera MX3 se vodi na ulaze  $B_{15...0}$  sabirača ADD.

Sadržaji  $IVTP_{15...0}$  i  $IVTDSP_{15...0}$  se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem na izlazu sabirača ADD dobila adresa sa koje treba da se pročita adresa prekidne rutine. Pri tome je  $IVTP_{15...0}$  sadržaj registra koji ukazuje na početak tabele sa adresama prekidnih rutina i  $IVTDSP_{15...0}$  pomeraj u odnosu na početak tabele formiran na osnovu broja ulaza u tabelu.

Sadržaji  $GPR_{15...0}$  i  $IR_{15...0}$  se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju registarskog indirektnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je  $GPR_{15...0}$  sadržaj registra opšte namene čija je adresa zadata instrukcijom i  $IR_{15...0}$  pomeraj. Ovi sadržaji se propuštaju kroz multipleksere i sabiraju i u slučaju baznog indeksnog sa pomerajem adresiranja, pri čemu se rezultat sabiranja upisuje u registar  $CW_{15...0}$ .

Sadržaji  $PC_{15...0}$  i  $IR_{15...0}$  se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju PC relativnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je  $PC_{15...0}$  sadržaj programskog brojača i  $IR_{15...0}$  pomeraj.

Sadržaji  $CW_{15...0}$  i  $GPR_{15...0}$  se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju baznog indeksnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je  $CW_{15...0}$  sadržaj pomoćnog registra opšte namene u kome se nalazi suma registra opšte namene čija je adresa zadata instrukcijom i pomeraja, dok je  $GPR_{15...0}$  sadržaj registra opšte namene sa prve sledeće adrese u odnosu na adresu zadatu instrukcijom.

Sadržaji  $PC_{15...0}$  i  $IR_{23...16}$  proširen znakom do dužine 16 bita se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem na izlazu sabirača ADD u slučaju instrukcija uslovnog skoka dobila adresa skoka. Pri tome je  $PC_{15...0}$  sadržaj programskog brojača i  $IR_{23...16}$  proširen znakom do dužine 16 bita pomeraj u odnosu na tekuću vrednost programskog brojača.


Registar  $CW_{15...0}$  je 16-to razredni pomoćni registar u kome se u slučaju baznog indeksnog sa pomerajem adresiranja čuva suma registra opšte namene i pomeraja. Ova suma se dobija sa izlaza sabirača ADD i u registar  $CW_{15...0}$  upisuje pri vrednosti 1 signala **ldCW**. Sadržaj registra  $CW_{15...0}$  se vodi na ulaze multipleksera MX2.

Registar  $SP_{15...0}$  je 16-to razredni ukazivač na vrh steka čiji sadržaj predstavlja adresu memorijske lokacije prilikom upisa na stek i čitanja sa steka. U registar  $SP_{15...0}$  se pri vrednosti 1 signala **ldSP** u fazi izvršavanja instrukcije prenosa upisuje sadržaj 16-to razrednog akumulatora  $AW_{15...0}$ . Sadržaj registra  $SP_{15...0}$  se inkrementira i dekrementira pri vrednostima 1 signala **incSP** i **decSP**, respektivno. Ovo se koristi pri upisu na stek i čitanju sa steka,

respektivno. Sadržaj registra  $SP_{15...0}$  se vodi na ulaze multiplekser MX1 radi upisa u adresni registar memorije  $MAR_{15...0}$  bloka *bus*.

### 3.1.4 Blok exec

Blok *exec* sadrži aritmetičko logičku jedinicu ALU, registre  $AB_{7...0}$  i  $BB_{7...0}$ , multipleksere MX1, MX2, MX3 i MX4, kodere DC1 i DC2, registre  $AW_{15...0}$  i  $BW_{15...0}$ , multipleksere MX5 i MX6 (slika 16), registar PSW<sub>15...0</sub>, flip-flop START (slika 17), kombinacione mreže za formiranje signala postavljanja indikatora N, Z, C i V (slika 18) i kombinacione mreže za formiranje signala rezultata operacija *eql*, ..., *nneg*, *brpom* (slika 19).



Slika 16 Blok exec (prvi deo)



Aritmetičko logička jedinica ALU realizacije četiri aritmetičke i četiri logičke mikrooperacije nad sadržajima registara  $AB_{7...0}$  i  $BB_{7...0}$  (slike 16). Mikrooperacija koju treba realizovati se specificira vrednošću 1 ili jednog od upravljačkih signala **add**, **sub**, **inc** i **dec** za jednu od aritmetičkih mikrooperacija sabiranja, oduzimanja, inkrementiranja i dekrementiranja, respektivno, ili jednog od upravljačkih signala **and**, **or**, **xor** i **not** za jednu od logičkih mikrooperacija I, ILI, ekskluzivno ILI i komplementiranja, respektivno. Rezultat realizovane mikrooperacije se dobija na linijama  $ALU_{7...0}$ . Na ulaz  $C_0$  je dovedena vrednost 0, pri čemu je vrednost signala  $C_0$ , bitna samo u slučaju aritmetičkih mikrooperacija, dok ta vrednost nije bitna u slučaju logičkih mikrooperacija. U slučaju aritmetičkih mikrooperacija sabiranja i inkrementiranja vrednost 1 na izlazu  $C_8$  predstavlja prenos, a u slučaju aritmetičkih mikrooperacija oduzimanja i dekrementiranja vrednost 0 na izlazu  $C_8$  predstavlja pozajmicu. U slučaju logičkih mikrooperacija signal na izlazu  $C_8$  nema smisla.

Registar  $AB_{7...0}$  je 8-mo razredni akumulator koji se koristi kao implicitno izvorište i odredište u aritmetičkim, logičkim i pomeračkim instrukcijama. Sadržaj sa izlaza multipleksera MX1 se vodi na ulaze registra  $AB_{7...0}$  i u njega upisuje generisanjem vrednosti 1 signala **ldAB**. Sadržaj registra  $AB_{7...0}$  se pomera udesno za jedno mesto generisanjem vrednosti 1 signala **shR**. Tada se u najstariji razred registra  $AB_7$  upisuje signal **IR** koji dolazi sa izlaza multipleksera MX3. Sadržaj registra  $AB_{7...0}$  se pomera ulevo za jedno mesto generisanjem vrednosti 1 signala **shL**. Tada se u najmlađi razred registra  $AB_0$  upisuje signal **IL** koji dolazi sa izlaza multipleksera MX4. Sadržaj registra  $AB_{7...0}$  se vodi na ulaze ALU gde se koristi kao prvi izvorišni operand u slučaju aritmetičkih i logičkih operacija.

Multiplekser MX1 je 8-mo razredni multiplekser sa 2 ulaza. Na ulaze 0 i 1 multipleksera se vode sadržaji  $ALU_{7...0}$  i  $BB_{7...0}$  koji se propuštaju kroz multiplekser i upisuju u registar  $AB_{7...0}$ . Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 i 1, respektivno, upravljačkog signala **mxAB**. Sadržaj  $ALU_{7...0}$  predstavlja rezultat aritmetičke ili logičke operacije koje kao odredište implicitno koriste registar akumulatora  $AB_{7...0}$ . Sadržaj  $BB_{7...0}$  predstavlja operand koji se u fazi izvršavanja instrukcije LDB prebacuje iz prihvatnog registra operanda  $BB_{7...0}$  u registar akumulatora  $AB_{7...0}$ .

Registar  $BB_{7...0}$  je 8-mo razredni prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom svih instrukcija sa jednoadresnim formatom. Sadržaj sa izlaza multipleksera MX2 se vodi na ulaze registra  $BB_{7...0}$  i u njega upisuje generisanjem vrednosti 1 signala **ldBB**. Sadržaj registra  $BB_{7...0}$  se vodi na ulaze ALU, gde se koristi kao drugi izvorišni operand u slučaju aritmetičkih i logičkih instrukcija, i na ulaze multipleksera MX1 kroz koji se propušta i upisuje u registar  $AB_{7...0}$  u slučaju instrukcije LDB.

Multiplekser MX2 je 8-mo razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji  $GPR_{7...0}$ ,  $MDR_{7...0}$  i  $IR_{15...8}$  koji se propuštaju kroz multiplekser i upisuju u registar  $BB_{7...0}$ . Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala **mxBB<sub>1</sub>** i **mxBB<sub>0</sub>**. Sadržaj  $GPR_{7...0}$  predstavlja operand u slučaju registarskog direktnog adresiranja,  $MDR_{7...0}$  u slučaju memorijskih adresiranja i  $IR_{15...8}$  u slučaju neposrednog adresiranja.

Multiplekser MX3 je 1-no razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **AB<sub>7</sub>**, **0**, **AB<sub>0</sub>** i **PSWC** koji se propuštaju kroz multiplekser i po liniji **IR** upisuju u razred  $AB_7$  registra  $AB_{7...0}$  pri realizaciji neke od četiri instrukcije pomeranja za jedno mesto udesno sadržaja registra  $AB_{7...0}$ . Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 0 do 3, respektivno, sadržaja sa izlaza kodera CD1. Signal **AB<sub>7</sub>** se propušta za instrukciju aritmetičkog pomeranja udesno kada signal operacije ASR ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomeranja udesno kada signal

operacije LSR ima vrednost 1. Signal **AB<sub>0</sub>** se propušta za instrukciju rotiranja udesno kada signal operacije ROR ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja kroz indikator PSWC udesno kada signal operacije RORC ima vrednost 1.

Multiplekser MX4 je 1-no razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **0**, **0**, **AB<sub>7</sub>** i **PSWC** koji se propuštaju kroz multiplekser i po liniji IL upisuju u razred **AB<sub>0</sub>** registra **AB<sub>7...0</sub>** pri realizaciji neke od četiri instrukcije pomeranja za jedno mesto ulevo sadržaja registra **AB<sub>7...0</sub>**. Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 0 do 3, respektivno, sadržaja sa izlaza koder CD2. Signal **0** se propušta za instrukciju aritmetičkog pomeranja ulevo kada signal operacije ASL ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomeranja ulevo kada signal operacije LSL ima vrednost 1. Signal **AB<sub>7</sub>** se propušta za instrukciju rotiranja ulevo kada signal operacije ROL ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja kroz indikator PSWC ulevo kada signal operacije ROLC ima vrednost 1.

Koder CD1 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 0, 1, 2 ili 3 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja udesno za jedno mesto ASR, LSR, ROR i RORC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja udesno ASR koji je povezan na ulaz 0 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 0, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra **AB<sub>7...0</sub>** propusti signal **AB<sub>7</sub>**. Ukoliko signal operacije logičkog pomeranja udesno LSR koji je povezan na ulaz 1 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 1, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra **AB<sub>7...0</sub>** propusti signal **0**. Ukoliko signal operacije rotiranja udesno ROR koji je povezan na ulaz 2 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 2, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra **AB<sub>7...0</sub>** propusti signal **AB<sub>0</sub>**. Ukoliko signal operacije rotiranja udesno kroz indikator PSWC RORC koji je povezan na ulaz 3 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 3, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra **AB<sub>7...0</sub>** propusti signal **PSWC**.

Koder CD2 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 0, 1, 2 ili 3 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja ulevo za jedno mesto ASL, LSL, ROL i ROLC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja ulevo ASL koji je povezan na ulaz 0 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 0, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra **AB<sub>7...0</sub>** propusti signal **0**. Ukoliko signal operacije logičkog pomeranja ulevo LSL koji je povezan na ulaz 1 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 1, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra **AB<sub>7...0</sub>** propusti signal **0**. Ukoliko signal operacije rotiranja ulevo ROL koji je povezan na ulaz 2 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 2, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra **AB<sub>7...0</sub>** propusti signal **AB<sub>7</sub>**. Ukoliko signal operacije rotiranja ulevo kroz indikator PSWC ROLC koji je povezan na ulaz 3 koder ima vrednost 1, na izlazima koder se pojavljuje binarna vrednost 3, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra **AB<sub>7...0</sub>** propusti signal **PSWC**.


Registar **AW<sub>15...0</sub>** je 16-to razredni akumulator koji se koristi kao implicitno izvorište u instrukcijama prenosa STW, PUSHW, STIVTP i STSP i implicitno odredište u instrukcijama prenosa LDW, POPW, LDIVTP i LDSP. Sadržaj sa izlaza multipleksera MX5 se vodi na ulaze registra **AW<sub>15...0</sub>** i u njega upisuje generisanjem vrednosti 1 signala **ldAW**. Sadržaj registra **AW<sub>15...0</sub>** se vodi u blok *addr* gde se, ukoliko se izvršava instrukcija prenosa STW sa zadatim direktnim registarskim adresiranjem, upisuje u registarski fajl GPR i ukoliko se izvršava

instrukcija STSP upisuje u registar SP, u blok *bus* gde se, ukoliko se izvršava instrukcija prenosa STW sa zadatim nekim od memorijskih adresiranja ili instrukcija prenosa PUSHW, upisuje u memoriju, i u blok *intr* gde se, ukoliko se izvršava instrukcija STIVTP, upisuje u registar IVTP.

Multiplekser MX5 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji  $BW_{15...0}$ ,  $SP_{15...0}$  i  $IVTP_{15...0}$ . Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala  $mxAW_1$  i  $mxAW_0$ . Sadržaj sa izlaza multipleksera MX5 se vodi na ulaze registra  $AW_{15...0}$ . Sadržaj  $BW_{15...0}$  se propušta kroz multiplekser u slučaju instrukcije LDW, sadržaj  $SP_{15...0}$  u slučaju instrukcije LDSP i sadržaj  $IVTP_{15...0}$  u slučaju instrukcije LDIVTP.

Registar  $BW_{15...0}$  je 16-to razredni prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom instrukcije prenosa LDW. Sadržaj sa izlaza multipleksera MX6 se vodi na ulaze registra  $BW_{15...0}$  i u njega upisuje vrednošću 1 signala **ldBW**. Sadržaj registra  $BW_{15...0}$  se vodi na ulaze multipleksera MX5 kroz koji se propušta i upisuje u registar  $AW_{15...0}$  u slučaju instrukcije LDW.

Multiplekser MX6 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji  $GPR_{15...0}$ ,  $DW_{15...0}$  i  $IR_{15...0}$ . Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala  $mxBW_1$  i  $mxBW_0$ . Sadržaj sa izlaza multipleksera MX6 se vodi na ulaze registra  $BW_{15...0}$ . Sadržaj  $GPR_{15...0}$  predstavlja operand u slučaju direktnog registarskog adresiranja, sadržaj  $DW_{15...0}$  u slučaju memorijskih adresiranja i sadržaj  $IR_{15...0}$  u slučaju neposrednog adresiranja.



Slika 17 Blok exec (drugi deo)

Registar  $PSW_{15...0}$  je 16-to razredni registar koji sadrži indikatore programske statusne reči procesora (slika 17). Registar  $PSW_{15...0}$  se sastoji od flip-flopova  $PSWI$ ,  $PSWV$ ,  $PSWC$ ,  $PSWZ$  i  $PSWN$ , koji predstavljaju razrede  $PSW_{15}$  i  $PSW_{3...0}$ , respektivno, dok razredi  $PSW_{14...4}$  ne postoje.

Flip-flop  $PSWI$  sadrži indikator *interrupt*. Flip-flop se postavlja na vrednost 1 vrednošću 1 signala **stPSWI** u okviru faze izvršavanja instrukcije INTE i na vrednost 0 vrednošću 1 signala **clPSWI** u okviru faze izvršavanja instrukcije INTD.

Flip-flop  $PSWV$  sadrži indikator *overflow*. U flip-flop  $PSWV$  se vrednošću 1 signala **ldV** u okviru faze izvršavanja određenih instrukcija (odjeljak 2.1.5) upisuje vrednost signala **V**.

Flip-flop  $PSWC$  sadrži indikator *carry/borrow*. U flip-flop  $PSWC$  se vrednošću 1 signala **ldC** u okviru faze izvršavanja određenih instrukcija (odjeljak 2.1.5) upisuje vrednost signala **C**.

Flip-flop  $PSWZ$  sadrži indikator *zero*. U flip-flop  $PSWZ$  se vrednošću 1 signala **ldZ** u okviru faze izvršavanja određenih instrukcija (odjeljak 2.1.5) upisuje vrednost signala **Z**.


Flip-flop  $PSWN$  sadrži indikator *negative*. U flip-flop  $PSWN$  se vrednošću 1 signala **ldN** u okviru faze izvršavanja određenih instrukcija (odjeljak 2.1.5) upisuje vrednost signala **N**.

U razred  $PSW_{15}$  koji predstavlja najstariji razred registra  $PSW_{15...0}$  se vrednošću 1 signala **ldPSWH** upisuje sadržaj razreda  $MDR_7$  prihvatnog registra podatka  $MDR_{7...0}$  bloka *bus*, dok se u razrede  $PSW_{3...0}$  koji predstavljaju 4 najmlađa razreda registra  $PSW_{15...0}$  vrednošću 1 signala **ldPSWL** upisuje sadržaj razreda  $MDR_{3...0}$  prihvatnog registra podatka  $MDR_{7...0}$ . Ovo se koristi prilikom izvršavanja instrukcije RTI da se sadržajem sa vrha steka restaurira sadržaj registra  $PSW_{15...0}$ . Sadržaj najstarijeg razreda  $PSW_{15}$ , 4 najmlađa razreda  $PSW_{3...0}$  i vrednosti 0 za nepostojeće razrede  $PSW_{14...4}$  registra  $PSW_{15...0}$  se vode posebno kao 8 starijih razreda  $PSW_{15...8}$  i 8 mladih razreda  $PSW_{7...0}$  registra  $PSW_{15...0}$  u blok *bus* u kome se upisuju u prihvatni registar podatka  $MDR_{7...0}$ . Ovo se koristi prilikom opsluživanja zahteva za prekida da se sadržaj registra  $PSW_{15...0}$  stavi na vrh steka.

Flip-flop **START** svojom vrednošću 1 omogućava izvršavanje instrukcija, dok vrednošću 0 zaustavlja izvršavanje instrukcija. U flip-flop **START** se upisuje vrednost 1 pri vrednosti 1 signala **TSTART** koja se generiše ili pri uključenju napajanja ili aktiviranjem tastera **START**. U flip-flop se upisuje vrednost 0 vrednosti 1 signala **TSTOP** koja se generiše aktiviranjem tastera **START**.


Kombinacione mreže signala postavljanja indikatora **N**, **Z**, **C** i **V** se sastoje od logičkih elemenata (slika 18). Na izlazima kombinacionih mreža se formiraju signali koji se upisuju u flip-flopove  $PSWN$ ,  $PSWZ$ ,  $PSWC$  i  $PSWV$  programske statusne reči u okviru izvršavanja određenih instrukcija (odjeljak 2.1.5). Signal **N** ima vrednost koja odgovara vrednosti razreda  $AB_7$  ukoliko je vrednost 1 jednog od signala operacija **LDB**, ..., **ROLC**, dok je u svim ostalim situacija vrednost signala **N** je 0. Signal **Z** ima vrednost 1 ukoliko vrednost 0 imaju svi razredi registra  $AB_{7...0}$  i ukoliko je vrednost 1 ima jedan od signala operacija **LDB**, ..., **ROLC**, dok u svim ostalim situacija vrednost signala **Z** je 0. Signal **C** ima vrednost koja odgovara vrednosti signala **C<sub>8</sub>** ukoliko je vrednost 1 jednog od signala operacija **ADD** ili **INC** i vrednost koja odgovara komplementu vrednost signala **C<sub>8</sub>** ukoliko je vrednost 1 jednog od signala operacija **SUB** ili **DEC**. Pored toga signal **C** ima vrednost koja odgovara vrednosti signala **AB<sub>0</sub>** ukoliko je vrednost 1 jednog od signala operacija **ASR**, **LSR**, **ROR** ili **RORC** i vrednost koja odgovara vrednosti signala **AB<sub>7</sub>** ukoliko je vrednost 1 jednog od signala operacija **ASL**, **LSL**, **ROL** ili **ROLC**. U svim ostalim situacija vrednost signala **C** je 0. Signal **V** ima vrednost koja odgovara

vrednosti jednog od signala  $V_{ADD}$ ,  $V_{SUB}$ ,  $V_{INC}$  i  $V_{DEC}$ , ukoliko je vrednost 1 signala operacija ADD, SUB, INC ili DEC, respektivno, dok u svim ostalim situacija vrednost signala  $V$  je 0. Signal  $V_{ADD}$  ima vrednost 1 ukoliko ili signali  $AB_7$  i  $BB_7$  imaju vrednost 0 i signal  $ALU_7$  ima vrednost 1 ili ukoliko signali  $AB_7$  i  $BB_7$  imaju vrednost 1 i signal  $ALU_7$  vrednost 0. Signal  $V_{SUB}$  ima vrednost 1 ukoliko ili signali  $ALU_7$  i  $BB_7$  imaju vrednost 0 i signal  $AB_7$  vrednost 1 ili signali  $ALU_7$  i  $BB_7$  imaju vrednost 1 i signal  $AB_7$  ima vrednost 0. Signal  $V_{INC}$  ima vrednost 1 ukoliko je signal  $AB_7$  ima vrednost 0 i signal  $ALU_7$  vrednost 1. Signal  $V_{DEC}$  ima vrednost 1 ukoliko signal  $AB_7$  ima vrednost 1 i signal  $ALU_7$  vrednost 0.



Slika 18 Blok exec (treći deo)

Kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **nneg** i **brpom** se sastoje od logičkih elemenata i multipleksera MX7, MX8 i MX9 (slika 19). Logičkim elementima se na osnovu sadržaja flip-flopora PSWN, PSWZ, PSWC i PSWV programske statusne reči formiraju signali **eql**, ..., **nneg**. Multiplekserima MX7, MX8 i MX9 se na osnovu razreda  $IR_{27...24}$  prihvatnog registra instrukcije kojima se specificira kod operacije instrukcije uslovnog skoka BEQL, ..., BNNEQ selektuje jedan od signala **eql**, ..., **nneg** i pojavljuje kao signal **brpom** koji se koristi u upravljačkoj jedinici *uprav* da bi se prilikom izvršavanja instrukcija uslovnog skoka utvrdilo da li je uslov za skok ispunjen ili nije. Selekcija jednog od signala **eql**, ..., **nneg** i formiranje signala **brpom** se realizuje na osnovu kodiranja odgovarajućih kodova operacija instrukcije uslovnog skoka BEQL, ..., BNNEQ. Kodiranje instrukcija je tako realizovano da se razredom  $IR_{27}$  selektuje jedna od dve podgrupe  $G0\_PG2$  (poglavljje 2.1.5.1.1.1) i  $G0\_PG3$  (poglavljje 2.1.5.1.1.1) instrukcija uslovnog skoka (tabela 4), dok se razredima  $IR_{26...24}$  unutar selektovane podgrupe selektuje odgovarajuća instrukcija (tabele 7 i 8).



Slika 19 Blok exec (četvrti deo)

Signali rezultata operacija **eql**, ..., **nneg** imaju sledeće značenje:

- eql** — rezultat nula,
- neq** — rezultat različit od nule,
- grt** — rezultat veći od nule u aritmetici sa znakom,
- gre** — rezultat veći od nule ili jednak nuli u aritmetici sa znakom,
- lss** — rezultat manji od nule u aritmetici sa znakom,
- leq** — rezultat manji od nule ili jednak nuli u aritmetici sa znakom,
- grtu** — rezultat veći od nule u aritmetici bez znaka,
- greu** — rezultat veći od nule ili jednak nuli u aritmetici bez znaka,
- lssu** — rezultat manji od nule u aritmetici bez znaka,

**lequ** — rezultat manji od nule ili jednak nuli u aritmetici bez znaka,  
**neg** — razred PSWN je jedan,  
**nng** — razred PSWN nije jedan,  
**ovf** — razred PSWV je jedan i  
**nvf** — razred PSWV nije jedan.

Signali rezultata operacija **eql**, ..., **nvf** se realizuju prema sledećim izrazima:

$eql = \overline{PSWZ},$   
 $neq = \overline{PSWZ},$   
 $grt = \overline{((PSWN \oplus PSWV) + PSWZ)},$   
 $gre = \overline{(PSWN \oplus PSWV)},$   
 $lss = PSWN \oplus PSWV,$   
 $leq = \overline{(PSWN \oplus PSWV) + PSWZ},$   
 $grtu = \overline{PSWC} + \overline{PSWZ},$   
 $greu = \overline{PSWC},$   
 $lssu = PSWC,$   
 $lequ = PSWC + PSWZ,$   
 $neg = PSWN,$   
 $nng = \overline{PSWN},$   
 $ovf = PSWV$  i  
 $nvf = \overline{PSWV}.$

### 3.1.5 Blok intr


Blok *intr* sadrži logički ILI i I element za formiranje signala prekida **prekid**, koder prioriteta CD za formiranje broja ulaza UEXT<sub>2...0</sub> u IV tabelu, registar BR<sub>2...0</sub> za pamćenje vrednosti broja ulaza UEXT<sub>2...0</sub>, mrežu za formiranje pomeraja za tabelu sa adresama prekidnih rutina IVTDSP<sub>15...0</sub> i registar ukazivača na tabelu sa adresama prekidnih rutina IVTP<sub>15...0</sub> (slika 20).

Signal prekida **prekid** se formira kao I funkcija signala **prper** i PSWI. Signal **prper** se formira kao ILI funkcija signala prekida **intr<sub>0</sub>** do **intr<sub>7</sub>**. Signal PSWI se instrukcijama INTE i INTD postavlja na vrednostima 1 i 0, respektivno, i time zadaje režim rada procesora sa prihvatanjem ili maskiranjem prekida **intr<sub>0</sub>** do **intr<sub>7</sub>**, respektivno. Da bi signal prekida **prekid** imao vrednost 1 potrebno je da barem jedan od signala **intr<sub>0</sub>** do **intr<sub>7</sub>** ima vrednost 1 i da signal PSWI ima vrednost 1. sa prihvatanjem maskirajućih prekida.

Koder CD služi za formiranje broja ulaza u tabelu sa adresama prekidnih rutina za spoljašnje maskirajuće prekide **intr<sub>0</sub>** do **intr<sub>7</sub>**. Signali **intr<sub>0</sub>** do **intr<sub>7</sub>** se vode na ulaze 0 do 7 koder prioriteta CD po rastućim prioritetima. Na izlazu koder dobija se 3-bitna binarna vrednost UEXT<sub>2...0</sub> ulaza koder najvišeg prioriteta na kome signal zahteva za prekid ima vrednost 1. Vrednost UEXT<sub>2...0</sub>, koja predstavlja broj ulaza u IV tabelu u kome se nalazi adresa prekidne rutine za zahtev za prekid najvišeg prioriteta, se vodi na ulaze registra BR<sub>2...0</sub>.

Registar BR<sub>2...0</sub> služi za pamćenje vrednosti broja ulaza u tabelu sa adresama prekidnih rutina UEXT<sub>2...0</sub>. Vrednosti UEXT<sub>2...0</sub> se upisuje u registar BR<sub>2...0</sub> vrdnošću 1 signala **ldBR**. Sadržaj registra BR<sub>2...0</sub> se koristi za formiranje pomeraja IVTDSP<sub>15...0</sub> za ulazak u tabelu sa adresama prekidnih rutina. Kako adresa prekidne rutine zauzima dve susedne memorijske lokacije potrebno je dobiti pomeraj množenjem broja ulaza sa 2, što se realizuje pomeranjem sadržaja registra BR<sub>2...0</sub> za jedno mesto ulevo. Pomeraj IVTDSP<sub>15...0</sub> je formiran tako što se bit

IVTDSP<sub>0</sub> postavlja na vrednost 0, bitovi IVTDSP<sub>3...1</sub> na vrednost bitova BR<sub>2...0</sub> i bitovi IVTDSP<sub>15...4</sub> na vrednost 0.



Slika 20 Blok intr (prvi deo)

Registar IVTP<sub>15...0</sub> je ukazivač na tabelu sa adresama prekidnih rutina i sadrži početnu adresu IV tabele. Upis sadržaja sa linija AW<sub>15...0</sub> u registar IVTP<sub>15...0</sub> se obavlja vrednošću 1 signala ldIVTP. Upis u registar IVTP<sub>15...0</sub> se realizuje samo kod izvršavanja instrukcije STIVTP, koja služi za upis sadržaja akumulatora AW<sub>15...0</sub> u registar procesora IVTP<sub>15...0</sub>.

## 3.2 UPRAVLJAČKA JEDINICA

U ovom odeljku se daju dijagram toka izvršavanja instrukcija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav*.

### 3.2.1 Dijagram toka izvršavanja instrukcija


Dijagram toka izvršavanja instrukcija je predstavljen operacionim i uslovnim blokovima (slika 21). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U početnom koraku dijagram toka operacija vrši se provera da li je procesor zaustavljen ili ne. Ako je procesor zaustavljen ostaje se u početnom koraku i čeka startovanje procesora. Ako procesor nije zaustavljen prelazi se na korake u kojima se realizuje faza čitanje instrukcije.

U okviru faze čitanje instrukcije najpre se čita prvi bajt instrukcije u kome se nalazi kod operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima bezadresnih instrukcija čija je dužina jedan bajt. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.





Slika 21 Dijagram toka izvršavanja instrukcija

U nastavku faze čitanje instrukcije čita se drugi bajt instrukcije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima instrukcija uslovnog skoka čija je dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija i da li vrednost načina adresiranja odgovara vrednostima za direktno registarsko adresiranje i indirektno registarsko adresiranje čija je

dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu formiranje adrese operanda.

U nastavku faze čitanje instrukcije čita se treći bajt instrukcije i proverava se da li vrednost koda operacije odgovara vrednostima instrukcija bezuslovnog skoka čija je dužina tri bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija i da li vrednosti načina adresiranja odgovara vrednosti za neposredno adresiranje čija je dužina tri bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu formiranje adrese operanda.

U nastavku faze čitanje instrukcije čita se četvrti bajt instrukcije i prelazi na fazu formiranje adrese operanda.

U okviru faze formiranje adrese operanda se postupa različito u zavisnosti od toga da li se radi o instrukcijama upisa ili čitanja operanda, a u slučaju da se radi o instrukcijama čitanja operanda i od toga da li se operand nalazi u instrukciji, nekom od registara opšte namene ili memorijskoj lokaciji. U slučaju neposrednog adresiranja operand se čita neposredno iz instrukcije i prelazi na fazu izvršavanje operacije. U slučaju direktnog registarskog adresiranja operand se čita iz registra opšte namene i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa. U svim ostalim slučajevima se radi o nekom od memorijskih adresiranja, pa se saglasno specificiranom načinu adresiranja formira adresa memorijske lokacije. Operand se čita iz memorijske lokacije i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa.

U okviru faze izvršavanje operacija prelazi se na izvršavanje odgovarajuće operacije saglasno vrednosti koda operacije i prelazi na fazu opsluživanje prekida. Instrukcijama prenosa se ostvaruju prenosi iz različitih izvorišta u akumulatore procesora i obrnuto. Aritmetičkim instrukcijama se realizuju aritmetičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Logičkim instrukcijama se realizuju logičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Instrukcijama pomeranja i rotiranja se vrše pomeranja ulevo i udesno sadržaja akumulatora, a rezultat smešta u akumulator. Instrukcijama skoka se realizuju bezuslovni i uslovni skokovi u programu, skok na potprogram, povratak iz potprograma i povratak iz prekidne rutine. Instrukcijama postavljanja indikatora u PSW se dozvoljava ili zabranjuje reakcija na maskirajuće prekide.

U okviru faze opsluživanje prekida proverava se da li postoji zahtev za prekid koji je dozvoljen. Ukoliko ne postoji vraća se u početni korak i kreće sa fazom čitanje instrukcije prve sledeće instrukcije, dok se u suprotnom slučaju nastavlja sa fazom opsluživanje prekida. U nastavku faze opsluživanje prekida sa najpre na stek stavljaju programski brojač i programska statusna reč. Posle toga se formira broj ulaza u tabelu sa adresama prekidnih rutina. Na kraju se, sabiranjem broja ulaza pretvorenog u pomeraj i registra koji ukazuje na početnu adresu tabele sa adresama prekidnih rutina, dobija adresa memorijske lokacije sa koje se čita adresa prekidne rutine koja se upisuje u programski brojač i vraća u početni korak. Time se kreće sa fazom čitanje instrukcije prve instrukcije prekidne rutine.

### 3.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 21) i dat je u obliku dijagrama toka mikrooperacija, dijagrama toka upravljačkih signala (slike 22 do 48) i sekvence upravljačkih signala (tabela 13).

Dijagram toka mikrooperacija i dijagram toka upravljačkih signala su dati istovremeno i predstavljeni su operacionim i uslovnim blokovima. U operacionim blokovima dijagrama toka mikrooperacija se nalaze mikrooperacije i uslovi pod kojima se one izvršavaju, dok se u operacionim blokovima dijagrama toka upravljačkih signala nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima dijagrama toka mikrooperacija i dijagrama toka upravljačkih signala se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima se koriste iskazi za signale i skokove. Iskazi za signale su oblika

**signali.**

Ovaj iskaz sadrži spisak upravljačkih signala blokova operacione jedinice *oper* i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

*br* step<sub>A</sub>,

*br* (*if* **uslov** *then* step<sub>A</sub>) i

*br* (*case* (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) *then* (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>)).

Prvi iskaz sadrži korak step<sub>A</sub> na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step<sub>A</sub> i određuje korak step<sub>A</sub> na koji treba preći ukoliko signal **uslov** ima aktivnu vrednost i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> i korake step<sub>A1</sub>, ..., step<sub>An</sub> i određuje na koji od koraka step<sub>A1</sub>, ..., step<sub>An</sub> treba preći u zavisnosti od toga koji od signala **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> ima aktivnu vrednost i u daljem tekstu se referiše kao višestruki uslovni skok.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

Tabela 13 Sekvenca upravljačkih signala

! Sekvenca upravljačkih signala ima četiri celine koje odgovaraju fazama čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacije i opsluživanje prekida. Faza čitanje instrukcije se realizuje u koracima step<sub>00</sub> do step<sub>0F</sub> koji su zajednički za sve instrukcije. Faza formiranje adrese i čitanje operanda se realizuje u koracima step<sub>10</sub> do step<sub>1F</sub> pri čemu postoje posebni koraci za svaki način adresiranja operanda. Faza izvršavanje operacije se realizuje u koracima step<sub>30</sub> do step<sub>88</sub>, pri čemu postoje posebni koraci za svaku operaciju. Faza opsluživanje prekida se realizuje u koracima step<sub>89</sub> do step<sub>9C</sub> koji su zajednički za sve instrukcije. !

#### ! Čitanje instrukcije !

! U koraku step<sub>00</sub> se proverava vrednost signala **START** bloka *exec* koji vrednostima 0 i 1 ukazuje da li je processor neaktivan ili aktivan, respektivno. Ukoliko je procesor neaktivan ostaje se u koraku step<sub>00</sub>, dok se u suprotnom slučaju prelazi na korak step<sub>01</sub>. !

step<sub>00</sub> *br* (*if* **START** *then* step<sub>00</sub>);


! U koracima step<sub>01</sub> do step<sub>03</sub> se čita prvi bajt instrukcije i smešta u razrede IR<sub>31...24</sub> prihvatnog registra instrukcije IR<sub>31...0</sub>. Vrednostima 0 signala **mxMAR**<sub>2</sub>, **mxMAR**<sub>1</sub> i **maMAR**<sub>0</sub> bloka *bus* se sadržaj registra PC<sub>15..0</sub> bloka *fetch* propušta kroz multiplekser MX1 i vrednošću 1 signala **ldMAR** upisuje u adresni registar MAR<sub>15..0</sub> bloka *bus*. Pored toga, vrednošću 1 signala **incPC** se sadržaj registra PC<sub>15..0</sub> inkrementira i prelazi na korak step<sub>02</sub>. U koraku step<sub>02</sub> se realizuje čitanje jednog bajta i upisivanje u registar podatka MDR<sub>7..0</sub> bloka *bus*. Vrednošću 1 signala **rdCPU** se sadržaj registra MAR<sub>15..0</sub> pušta na adresne linije ABUS<sub>15..0</sub> magistrale **BUS** i generiše vrednost 0 signala na upravljačkoj liniji **RDBUS** magistrale **BUS**, čime se u memoriji **MEM** startuje operacija čitanja. Pročitani sadržaj

koji memorija **MEM** pušta na izlazne linije podataka DOBUS<sub>7...0</sub> magistrale **BUS** se vrednošću 1 signala **rdCPU** upisuje u registar podatka MDR<sub>7...0</sub> i prelazi na korak step<sub>03</sub>. U koraku step<sub>03</sub> se vrednošću 1 signala **ldIRO** bloka *fetch* pročita bajt prebacuje iz registra MDR<sub>7...0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>31...24</sub> bloka *bus* !

step<sub>01</sub> **ldMAR, incPC;**  
 step<sub>02</sub> **rdCPU;**  
 step<sub>03</sub> **ldIRO;**

! U koraku step<sub>04</sub> se proverava vrednost signala **I1** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije jedan bajt ili više bajtova. U zavisnosti od toga da li signal **I1** ima vrednost 1 ili 0, prelazi se ili na korak step<sub>30</sub> i fazu izvršavanje operacije ili korak step<sub>05</sub> i produžava sa čitanjem bajtova instrukcije. !


step<sub>04</sub> *br (if I1 then step<sub>30</sub>);*



Slika 22 Čitanje instrukcije (prvi deo)

! U koracima step<sub>05</sub> do step<sub>07</sub> se čita drugi bajt instrukcije i smešta u razrede IR<sub>23...16</sub> prihvatnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>05</sub> i step<sub>06</sub> u kojima se čita drugi bajt instrukcije su isti kao koraci step<sub>01</sub> i step<sub>02</sub> u kojima se čita prvi bajt instrukcije. !

step<sub>05</sub> **ldMAR, incPC;**  
 step<sub>06</sub> **rdCPU;**



Slika 23 Čitanje instrukcije (drugi deo)


! U koraku step<sub>07</sub> se vrednošću 1 signala **ldIR1** bloka *fetch* pročita bajt prebacuje iz registra MDR<sub>7...0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>23...16</sub> bloka *bus*. Istovremeno se vrednošću 1 signala **ldGPRADR** bloka *addr* razredi MDR<sub>4...0</sub> upisuju u registar GPRADR<sub>4...0</sub>. Time se u registru GPRADR<sub>4...0</sub> nalazi adresa registra opšte namene koja se koristi samo u slučaju da se radi o instrukciji kojoj je potrebna ta adresa da bi se saglasno specificiranom načinu adresiranja došlo do operanda. !

! U koracima step<sub>07</sub> i step<sub>08</sub> se proverava vrednost signala **I2\_brnch** i **I2\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije dva bajta ili više bajtova. Iz koraka step<sub>07</sub> se u zavisnosti od toga da li signal **I2\_brnch** ima vrednost 1 ili 0, ili prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije ili step<sub>08</sub> i proveru vrednosti signala **I2\_arlog**. Iz koraka step<sub>08</sub> se, u zavisnosti od toga da li signal **I2\_arlog** ima vrednost 1 ili 0, ili prelazi na korak step<sub>10</sub> i fazu formiranje adrese i čitanje operanda ili korak step<sub>09</sub> i produžava sa čitanjem bajtova instrukcije.!

step<sub>07</sub> **ldIR1, ldGPRADR,**  
*br (if I2\_brnch then step<sub>30</sub>);*  
 step<sub>08</sub> *br (if I2\_arlog then step<sub>10</sub>);*

! U koracima step<sub>09</sub> do step<sub>0B</sub> se čita treći bajt instrukcije i smešta u razrede IR<sub>15...8</sub> prihvatnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>09</sub> i step<sub>0A</sub> u kojima se čita treći bajt instrukcije su isti kao koraci step<sub>01</sub> i step<sub>02</sub> u kojima se čita prvi bajt instrukcije.!

step<sub>09</sub> **ldMAR, incPC;**  
 step<sub>0A</sub> **rdCPU;**



Slika 24 Čitanje instrukcije (treći deo)

! U koraku step<sub>0B</sub> se signalom **ldIR2** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>15..8</sub> bloka *bus*. !

! U koracima step<sub>0B</sub> i step<sub>0C</sub> se proverava vrednost signala **I3\_jump** i **I3\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije tri ili četiri bajta. Iz koraka step<sub>0B</sub> se, u zavisnosti od toga da li signal **I3\_jump** ima vrednost 1 ili 0, ili prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije ili step<sub>0C</sub> i proveru vrednosti signala **I3\_arlog**. Iz koraka step<sub>0C</sub> se u zavisnosti od toga da li signal **I3\_arlog** ima vrednost 1 ili 0, ili prelazi na korak step<sub>10</sub> i fazu formiranje adrese i čitanje operanda ili na korak step<sub>0D</sub> i produžava sa čitanjem četvrtog bajta instrukcije.!

step<sub>0B</sub> **ldIR2,**  
*br (if I3\_jump then step<sub>30</sub>);*  
 step<sub>0C</sub> *br (if I3\_arlog then step<sub>10</sub>);*


! U koracima step<sub>0D</sub> do step<sub>0F</sub> se čita četvrti bajt instrukcije i smešta u razrede IR<sub>7...0</sub> prihvatnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>0D</sub> i step<sub>0E</sub> u kojima se čita četvrti bajt instrukcije su isti kao koraci step<sub>01</sub> i step<sub>02</sub> u kojima se čita prvi bajt instrukcije. U koraku step<sub>0F</sub> se signalom **ldIR3** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>7...0</sub> bloka *bus*. Iz koraka step<sub>0F</sub> se prelazi na korak step<sub>10</sub> i fazu formiranje adrese i čitanje operanda. !

step<sub>0D</sub> **ldMAR, incPC;**  
 step<sub>0E</sub> **rdCPU;**

step<sub>0F</sub> **ldIR3**;

**! Formiranje adrese i čitanje operanda !**

! U korak step<sub>20</sub> se dolazi iz koraka step<sub>08</sub>, step<sub>0C</sub> i step<sub>0F</sub> ukoliko se radi o instrukcijama dužine dva, tri i četiri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. Za sve instrukcije, sem instrukcija STB i STW, operand se smešta u registar BB<sub>7...0</sub> ili registar BW<sub>15...0</sub>. Operand može da bude u nekom od registara opšte namene, u memorijskoj lokaciji ili samoj instrukciji. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene ili u samoj instrukciji, ova faza se svodi na prebacivanje operanda u registar BB<sub>7...0</sub> ili registar BW<sub>15...0</sub>. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim operand čita i prebacuje u registar BB<sub>7...0</sub> ili registar BW<sub>15...0</sub>. Izuzetak su instrukcije STB i STW kod kojih se operand upisuje. U slučaju adresiranja kod koga se operand upisuje u registar opšte namene, odmah se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u registar opšte namene. U slučaju nekog od adresiranja kod kojih se operand upisuje u memoriju, u ovoj fazi se samo formira adresa operanda u registru MAR<sub>15...0</sub>, pa se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u memoriju na formiranoj adresi. Pretpostavljeno je da se slučaju instrukcija STB i STW neće javiti neposrednos adresiranje i da se zato slučaj kada se upisuje u samu instrukciju ne javlja. U koraku step<sub>10</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>11</sub>, step<sub>15</sub>, ..., step<sub>2D</sub> u zavisnosti od toga koji od signala adresiranja **regdir**, **regind**, **memdir**, **memind**, **regindpom**, **bxpom**, **bcpom**, **imm** bloka *addr* ima vrednost 1. !



Slika 25 Formiranje adrese i čitanje operanda (prvi deo)



step<sub>10</sub> *br (case (regdir, regind, memdir, memind, regindpom, bxpom, bcpom, imm) then (regdir, step<sub>11</sub>), (regind, step<sub>15</sub>), (memdir, step<sub>17</sub>), (memind, step<sub>19</sub>), (regindpom, step<sub>20</sub>), (bxpom, step<sub>22</sub>), (pcpom, step<sub>25</sub>), (imm, step<sub>2D</sub>));*

! Registarско директно adresiranje !

! U korak step<sub>11</sub> se dolazi iz step<sub>10</sub> ukoliko signal za registarsko direktno adresiranje **regdir** ima vrednost 1. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>12</sub> u kome se proverava vrednost signala operacije **LDW**. Ukoliko signal **LDW** ima vrednost 1, prelazi se na korak step<sub>14</sub> u kome se vrednošću 1 signala **ldBW** 16-to razredni sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka *addr* upisuje u registar BW<sub>15...0</sub> bloka *exec*. U suprotnom slučaju se prelazi na korak step<sub>13</sub> u kome se vrednošću 1 signala **ldBB** niži bajt adresiranog registra opšte namene GPR<sub>7...0</sub> upisuje u registar BB<sub>7...0</sub> bloka *exec*. U oba slučaja se prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije. !

step<sub>11</sub> *br (if store then step<sub>30</sub>);*

step<sub>12</sub> *br (if LDW then step<sub>14</sub>);*

step<sub>13</sub> **ldBB,**

*br step<sub>30</sub>;*

step<sub>14</sub> **ldBW,**

*br step<sub>30</sub>;*

! Registarско indirektno adresiranje !

! U korak step<sub>15</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za registarsko indirektno adresiranje **regind** ima vrednost 1. Vrednošću 1 signala **mxMAR<sub>0</sub>** se sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka *addr* propušta kroz multiplekser MPX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub> bloka *bus*. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarskog indirektnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>16</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

step<sub>15</sub> **mxMAR<sub>0</sub>, ldMAR,**

*br (if store then step<sub>30</sub>);*

step<sub>16</sub> *br step<sub>26</sub>;*

! Memorijsko direktno adresiranje !

! U korak step<sub>17</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za memorijsko direktno adresiranje **memdir** ima vrednost 1. Vrednošću 1 signala **mxMAR<sub>1</sub>** se sadržaj registra IR<sub>15...0</sub> bloka *fetch* propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj memorijskog direktnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>18</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

step<sub>17</sub> **mxMAR<sub>1</sub>, ldMAR,**

*br (if store then step<sub>30</sub>);*

step<sub>18</sub> *br step<sub>26</sub>;*


! Memorijsko indirektno adresiranje !

! U korak step<sub>19</sub> se dolazi iz step<sub>10</sub> ukoliko signal za memorijsko indirektno adresiranje **memind** ima vrednost 1. Vrednošću 1 signala **mxMAR<sub>1</sub>** se sadržaj registra IR<sub>15...0</sub> bloka *fetch* propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese operanda za slučaj memorijskog indirektnog adresiranja. Čitanje prvog bajta se realizuje u koraku step<sub>1A</sub>, a drugog bajta u koracima step<sub>1C</sub>, na isti način kao u koraku step<sub>02</sub> kod čitanja prvog bajta instrukcije. U koraku step<sub>1B</sub> se iz registra MDR<sub>7...0</sub> bloka *bus* vrednošću 1 signala **ldDWH** prvi bajt upisuje u viši bajt registra DW<sub>15...0</sub> bloka *bus*, a vrednošću 1 signala **incMAR** adresni registar MAR<sub>15...0</sub> bloka *bus* inkrementira na adresu sledećeg bajta. U koraku step<sub>1D</sub> se iz registra MDR<sub>7...0</sub> bloka *bus* vrednošću 1 signala **ldDWL** drugi bajt upisuje u niži bajt registra



$DW_{15..0}$ . Na kraju se u koraku  $step_{1E}$  vrednostima 1 signala  $mxMAR_1$  i  $mxMAR_0$  sadržaj registra  $DW_{15..0}$  koji predstavlja adresu operanda propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala  $ldMAR$  upisuje u registar  $MAR_{15..0}$ . Ukoliko signal *store* bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak  $step_{30}$  i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak  $step_{1F}$  iz koga se bezuslovno prelazi na korak  $step_{26}$  i čitanje operanda. !

- $step_{19}$   $mxMAR_1, ldMAR$ ;
- $step_{1A}$   $rdCPU$ ;
- $step_{1B}$   $ldDWH, incMAR$ ;
- $step_{1C}$   $rdCPU$ ;
- $step_{1D}$   $ldDWL$ ;
- $step_{1E}$   $mxMAR_1, mxMAR_0, ldMAR$ ,  
*br (if store then step<sub>30</sub>);*
- $step_{1F}$  *br step<sub>26</sub>;*



Slika 26 Formiranje adrese i čitanje operanda (drugi deo)

! Registarsko indirektno adresiranje sa pomerajem !

! U korak step<sub>20</sub> se dolazi iz step<sub>10</sub> ukoliko signal za registarsko indirektno adresiranje sa pomerajem **regindpom** ima vrednost 1. Vrednostima 1 signala **mxADDA<sub>0</sub>** i **mxADDB<sub>0</sub>** se najpre kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju adresirani registar opšte namene GPR<sub>15...0</sub> bloka *addr* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, zatim se vrednošću 1 signala **mxMAR<sub>2</sub>** dobijeni sadržaja sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i na kraju vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarskog indirektnog adresiranja sa pomerajem. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>21</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

```
step20  mxADDA0, mxADDB0, mxMAR2, ldMAR,
        br (if store then step30);
step21  br step26;
```

! Bazno indeksno adresiranje sa pomerajem !

! U korak step<sub>22</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za bazno indeksno adresiranje sa pomerajem **bxpom** ima vrednost 1. U koraku step<sub>22</sub> se vrednostima 1 signala **mxADDA<sub>0</sub>** i **mxADDB<sub>0</sub>** kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju adresirani registar opšte namene GPR<sub>15...0</sub> bloka *addr* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, a vrednošću 1 signala **ldCW** sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD upisuje u registar CW<sub>15...0</sub> bloka *addr*. Pored toga vrednošću 1 signala **incGPRAR** bloka *addr* se vrši inkrementiranje adresnog registra GPRAR<sub>4...0</sub> registara opšte namene GPR<sub>15...0</sub>. U koraku step<sub>23</sub> se vrednostima 1 signala **mxADDA<sub>1</sub>**, **mxADDA<sub>0</sub>** i **mxADDB<sub>1</sub>** kroz multipleksere MX2 i MX3 na ulaze sabirača ADD propuštaju sadržaji registra CW<sub>15...0</sub> i adresiranog registra opšte namene GPR<sub>15...0</sub>, vrednošću 1 signala **mxMAR<sub>2</sub>** se dobijeni sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub> bloka *bus*. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj baznog indeksnog adresiranja sa pomerajem. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>24</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

```
step22  mxADDA0, mxADDB0, ldCW, incGPRAR;
step23  mxADDA1, mxADDA0, mxADDB1, mxMAR2, ldMAR,
        br (if store then step30);
step24  br step26;
```

! PC relativno adresiranje !

! U korak step<sub>25</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za PC relativno adresiranje **pcpom** ima vrednost 1. Vrednostima 1 signala **mxADDA<sub>1</sub>** i **mxADDB<sub>0</sub>** se kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju programski brojač PC<sub>15...0</sub> bloka *fetch* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, vrednošću 1 signala **mxMAR<sub>2</sub>** se dobijeni sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub> bloka *bus*. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj PC relativnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>26</sub> i čitanje operanda sa adrese koja se nalazi u registru MAR<sub>15...0</sub>. !

```
step25  mxADDA1, mxADDB0, mxMAR2, ldMAR,
        br (if store then step30);
```

! Čitanje operanda !


! U korak step<sub>26</sub> se dolazi iz step<sub>16</sub> kod registarskog indirektnog adresiranja, iz step<sub>18</sub> kod memorijskog direktnog adresiranja, iz step<sub>1F</sub> kod memorijskog indirektnog adresiranja, iz step<sub>21</sub> kod registarskog indirektnog adresiranja sa pomerajem, iz step<sub>24</sub> kod baznog indeksnog adresiranja sa pomerajem i iz step<sub>25</sub> kod PC relativnog adresiranja sa pomerajem. U svim ovim situacijama adresa memorijske lokacije sa koje treba pročitati operand je sračunata u saglasnosti sa specificiranim načinom adresiranja i nalazi se u registru MAR<sub>15...0</sub> bloka *bus*. Za sve instrukcije za koje se čita operand iz memorije dužina operanda je jedan bajt sem za instrukciju LDW za koju je dužina operanda dva bajta.

Zbog toga se najpre u koraku  $\text{step}_{26}$  čita jedan bajt i to na isti način na koji se to radi u koraku  $\text{step}_{02}$  u kome se čita prvi bajt instrukcije. Potom se u koraku  $\text{step}_{27}$  u zavisnost od toga da li signal **LDW** ima vrednost 0 ili 1 prelazi na korak  $\text{step}_{28}$  ili korak  $\text{step}_{29}$ , respektivno. Kroz korak  $\text{step}_{28}$  se prolazi samo kada je dužina operanda jedan bajt. Tada se vrednostima 1 signala **mxBB<sub>0</sub>** i **ldBB** bloka *exec* sadržaj registra  $\text{MDR}_{7...0}$  bloka *bus* propušta kroz multiplekser MX2 i upisuje u registar  $\text{BB}_{7...0}$ . Iz koraka  $\text{step}_{28}$  se prelazi na korak  $\text{step}_{30}$  i fazu izvršavanje operacije. Kroz korake  $\text{step}_{29}$  do  $\text{step}_{2C}$  se prolazi samo kada je dužina operanda dva bajta. Najpre se u koraku  $\text{step}_{29}$  vrednošću 1 signala **ldDWH** bloka *bus* sadržaj registra  $\text{MDR}_{7...0}$  upisuje u stariji bajt registra  $\text{DW}_{15...0}$  i vrednošću 1 signala **incMAR** inkrementira sadržaj registra  $\text{MAR}_{15...0}$  da bi ukazivao na memorijsku lokaciju na kojoj se nalazi mlađi bajt 16-to razrednog operanda. Potom se u koraku  $\text{step}_{2A}$  čita jedan bajt i to na isti način na koji se to radi u koraku  $\text{step}_{02}$  u kome se čita prvi bajt instrukcije. Zatim se u koraku  $\text{step}_{2B}$  vrednošću 1 signala **ldDWL** bloka *bus* sadržaj registra  $\text{MDR}_{7...0}$  upisuje u mlađi bajt registra  $\text{DW}_{15...0}$ . Time se u registru  $\text{DW}_{15...0}$  nalazi 16-to bitni operand. Na kraju se u koraku  $\text{step}_{2C}$  vrednostima 1 signala **mxBW<sub>0</sub>** i **ldBW** bloka *exec* sadržaj registra  $\text{DW}_{15...0}$  propušta kroz multiplekser MX6 i upisuje u registar  $\text{BW}_{15...0}$ . Iz koraka  $\text{step}_{2C}$  se prelazi na korak  $\text{step}_{30}$  i fazu izvršavanje operacije. !

```

step26  rdCPU;
step27  br (if LDW then step29);
step28  mxBB0, ldBB,
         br step30;
step29  ldDWH, incMAR;
step2A  rdCPU;
step2B  ldDWL;
step2C  mxBW0, ldBW,
         br step30;

```



Slika 27 Formiranje adrese i čitanje operanda (treći deo)

! Neposredno adresiranje !

! U korak step<sub>2D</sub> se dolazi iz step<sub>10</sub> ukoliko signal za neposredno adresiranje **imm** ima vrednost 1. Iz ovog koraka se ukoliko signal **LDW** ima vrednost 1 prelazi na korak step<sub>2F</sub> u kome se vrednostima 1 signala **mxBW<sub>1</sub>** i **ldBW** bloka *exec* 16-to razredna neposredna veličina koja se nalazi u razredima IR<sub>15...0</sub> bloka *fetch* propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub>. U suprotnom slučaju se prelazi na korak step<sub>2E</sub> u kome se vrednostima 1 signala **mxBB<sub>1</sub>** i **ldBB** bloka *exec* 8-mo razredna neposredna veličina koja se nalazi u razredima IR<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub>. U oba slučaja se prelazi na korak step<sub>30</sub> i fazu izvršavanja operacije. !

step<sub>2D</sub> *br* (if **LDW** then step<sub>2F</sub>);

step<sub>2E</sub> **mxBB<sub>1</sub>**, **ldBB**,  
*br* step<sub>30</sub>;

step<sub>2F</sub> **mxBW<sub>1</sub>**, **ldBW**;

! Izvršavanje operacije !

! U korak step<sub>30</sub> se dolazi iz koraka step<sub>04</sub>, step<sub>07</sub>, step<sub>1B</sub>, step<sub>11</sub>, step<sub>13</sub>, step<sub>14</sub>, step<sub>15</sub>, step<sub>17</sub>, step<sub>1E</sub>, step<sub>20</sub>, step<sub>23</sub>, step<sub>25</sub>, step<sub>28</sub>, step<sub>2C</sub>, step<sub>2F</sub> i step<sub>2E</sub> radi izvršavanja operacije. U koraku step<sub>30</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>31</sub>, step<sub>32</sub>, ..., step<sub>82</sub> u zavisnosti od toga koji od signala operacija **INTD**, **INTE**, ..., **RTS** ima aktivnu vrednost. !

step<sub>30</sub> *br* (case (**INTD**, **INTE**, **TRPD**, **TRPE**,  
**LDB**, **LDW**, **STB**, **STW**, **POPB**, **POPW**, **PUSHB**, **PUSHW**,  
**LDIVTP**, **STIVTP**, **LDSP**, **STSP**,  
**ADD**, **SUB**, **INC**, **DEC**, **AND**, **OR**, **XOR**, **NOT**,  
**ASR**, **LSR**, **ROR**, **RORC**, **ASL**, **LSL**, **ROL**, **ROLC**,  
**BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**,  
**BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU**, **BLSSEU**,  
**JMP**, **JSR**, **RTI**, **RTS**)

*then*

(**INTD**, step<sub>31</sub>), (**INTE**, step<sub>32</sub>),  
(**LDB**, step<sub>33</sub>), (**LDW**, step<sub>35</sub>), (**STB**, step<sub>36</sub>), (**STW**, step<sub>3B</sub>),  
(**POPB**, step<sub>42</sub>), (**POPW**, step<sub>47</sub>), (**PUSHB**, step<sub>4F</sub>), (**PUSHW**, step<sub>53</sub>),  
(**LDIVTP**, step<sub>5A</sub>), (**STIVTP**, step<sub>5B</sub>), (**LDSP**, step<sub>5C</sub>), (**STSP**, step<sub>5D</sub>),  
(**ADD**, step<sub>5E</sub>), (**SUB**, step<sub>60</sub>), (**INC**, step<sub>62</sub>), (**DEC**, step<sub>64</sub>),  
(**AND**, step<sub>66</sub>), (**OR**, step<sub>68</sub>), (**XOR**, step<sub>6A</sub>), (**NOT**, step<sub>6C</sub>),  
(**ASR**, step<sub>6E</sub>), (**LSR**, step<sub>6E</sub>), (**ROR**, step<sub>6E</sub>), (**RORC**, step<sub>6E</sub>),  
(**ASL**, step<sub>70</sub>), (**LSL**, step<sub>70</sub>), (**ROL**, step<sub>70</sub>), (**ROLC**, step<sub>70</sub>),  
(**BEQL**, step<sub>72</sub>), (**BNEQL**, step<sub>72</sub>), (**BNEG**, step<sub>72</sub>), (**BNNEG**, step<sub>72</sub>),  
(**BOVF**, step<sub>72</sub>), (**BNOVF**, step<sub>72</sub>), (**BCAR**, step<sub>72</sub>), (**BNCAR**, step<sub>72</sub>),  
(**BGRT**, step<sub>72</sub>), (**BGRE**, step<sub>72</sub>), (**BLSS**, step<sub>72</sub>), (**BLSSE**, step<sub>72</sub>),  
(**BGRTU**, step<sub>72</sub>), (**BGRTEU**, step<sub>72</sub>), (**BLSSU**, step<sub>72</sub>), (**BLSSEU**, step<sub>72</sub>),  
(**JMP**, step<sub>74</sub>), (**JSR**, step<sub>75</sub>), (**RTI**, step<sub>7C</sub>), (**RTS**, step<sub>82</sub>));

! INTD !


! U korak step<sub>31</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **INTD** ima vrednost 1. Vrednošću 1 signala **cIPSWI** se razred PSWI bloka *exec* postavlja na vrednost 0. Iz koraka step<sub>31</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>31</sub> **cIPSWI**,  
*br* step<sub>89</sub>;

! INTE !

! U korak step<sub>32</sub> se dolazi iz koraka step<sub>30</sub> ukoliko je signal operacije **INTE** ima vrednost 1. Vrednošću 1 signala **stPSWI** se razred PSWI bloka *exec* postavlja na vrednost 1. Iz koraka step<sub>32</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida.!

step<sub>32</sub> **stPSWI**,  
*br* step<sub>89</sub>;




Slika 28 Izvršavanje operacije (prvi deo)

! LDB !

! U korak step<sub>33</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije **LDB** ima vrednost 1. U fazi izvršavanja ove instrukcije se operand specificiran adresnim delom instrukcije prebacuje u registar AB<sub>7...0</sub>. Stoga se vrednostima 1 signala **mxAB** i **ldAB** bloka *exec* sadržaj registra BB<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar AB<sub>7...0</sub>. Potom se u koraku step<sub>34</sub> vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* upisuju u razrede PSWN i PSWZ programske statusne reči PSW vrednosti signala N i Z formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>33</sub> **mxAB, ldAB;**  
 step<sub>34</sub> **ldN, ldZ, ldC, ldV,**  
*br* step<sub>89</sub>;



Slika 29 Izvršavanje operacije (drugi deo)

! LDW !

! U korak step<sub>35</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije **LDW** ima vrednost 1. U ovom koraku se vrednošću 1 signala **ldAW** bloka *exec* sadržaj registra BW<sub>15...0</sub> upisuje u registar AW<sub>15...0</sub> i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>35</sub> **ldAW,**  
*br* step<sub>89</sub>;

! STB !

! U korak step<sub>36</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **STB** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **dirreg** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak step<sub>37</sub> ili step<sub>3A</sub>. !

step<sub>36</sub> *br (if dirreg then step<sub>3A</sub>);*


! U koracima step<sub>37</sub> i step<sub>38</sub> se sadržaj registra AB<sub>7...0</sub> bloka *exec* upisuje u memorijsku lokaciju na adresi koja je formirana u fazi formiranje adrese i koja se nalazi u registru MAR<sub>15...0</sub> bloka *bus*. Stoga se, najpre, u koraku step<sub>37</sub> vrednostima 1 signalima **mxMDR<sub>0</sub>** i **ldMDR** bloka *bus* sadržaj registra AB<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. U koraku step<sub>38</sub> se vrednošću 1 signala **wrCPU** bloka *bus* sadržaji registara MAR<sub>15...0</sub> i MDR<sub>7...0</sub> puštaju na adresne linije ABUS<sub>15...0</sub> i ulazne linije podataka DIBUS<sub>7...0</sub> magistrale **BUS** i formira vrednost 0 signala na upravljačkoj

liniji **WRBUS** magistrale **BUS**, čime se u memoriji **MEM** realizuje operacija upisa i prelazi na korak step<sub>39</sub>. Iz koraka step<sub>39</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>37</sub> **mxMDR<sub>0</sub>, ldMDR;**  
 step<sub>38</sub> **wrCPU;**  
 step<sub>39</sub> **br step<sub>89</sub>;**

! U koraku step<sub>3A</sub> se sadržaj registra AB<sub>7...0</sub> bloka *exec* proširen nulama do dužine 16 bita vrednošću 1 signala **wrGPR** bloka *addr* upisuje u adresirani registar opšte namene GPR<sub>15...0</sub> i bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>3A</sub> **wrGPR,**  
**br step<sub>89</sub>;**



Slika 30 Izvršavanje operacije (treći deo)

! STW !

! U korak step<sub>3B</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **STW** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **dirreg** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak step<sub>3C</sub> ili step<sub>41</sub>. !


step<sub>3B</sub> **br (if dirreg then step<sub>41</sub>);**

! U koracima step<sub>3C</sub> do step<sub>40</sub> se sadržaj najpre višeg bajta a zatim i nižeg bajta registra AW<sub>15...0</sub> bloka *exec* upisuje u dve susedne memorijske lokacije počev od memorijske lokacije čija je adresa formirana u fazi formiranje adrese i koja se nalazi i registru MAR<sub>15...0</sub> bloka *bus*. Stoga se, najpre, u koraku step<sub>3C</sub> vrednostima 1 signala **mxMDR<sub>1</sub>** i **ldMDR** bloka *bus* sadržaj registra AW<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>3D</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>3E</sub> vrednostima 1 signala **mxMDR<sub>1</sub>**, **mxMDR<sub>0</sub>** i **ldMDR** bloka *bus* sadržaj registra AW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>3F</sub> na isti načina kao što se to radi u koraku step<sub>3D</sub> za prethodni bajt i prelazi na korak step<sub>40</sub>. Iz koraka step<sub>40</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>3C</sub> **mxMDR<sub>1</sub>, ldMDR;**  
 step<sub>3D</sub> **wrCPU;**  
 step<sub>3E</sub> **mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR, incMAR;**  
 step<sub>3F</sub> **wrCPU;**  
 step<sub>40</sub> **br step<sub>89</sub>;**

! U koraku step<sub>41</sub> se vrednostima 1 signala **mxGPR** i **wrGPR** bloka *addr* sadržaj registra AW<sub>15...0</sub> bloka *exec* propušta kroz multiplekser MX1 i upisuje u adresirani registar opšte namene GPR<sub>15...0</sub> i bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>41</sub> **mxGPR, wrGPR,**  
**br step<sub>89</sub>;**




Slika 31 Izvršavanje operacije (četvrti deo)

! POPB !

! U korak  $step_{42}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **POPB** ima vrednost 1. U fazi izvršavanja ove instrukcije sa steka se skida bajt podatka i upisuje u registar  $AB_{7..0}$  bloka *exec*. Stoga se, najpre, u koraku  $step_{42}$  vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra  $SP_{15..0}$  propušta kroz multiplekser MX1 i upisuje u registar  $MAR_{15..0}$ . Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra  $SP_{15..0}$  bloka *addr*. Čitanje se realizuje u koraku  $step_{43}$  na isti načina kao što se to radi u koraku  $step_{02}$  u kome se čita prvi bajt instrukcije. U koraku  $step_{44}$  se vrednostima 1 signala **mxBB<sub>0</sub>** i **ldBB** sadržaj registra  $MDR_{7..0}$  bloka *bus* propušta kroz multiplekser MX2 i upisuje u registar  $BB_{7..0}$  bloka *exec*. Zatim se u koraku  $step_{45}$  vrednostima 1 signala **mxAB** i **ldAB** sadržaj registra  $BB_{7..0}$  propušta kroz multiplekser MX1 i upisuje u registar  $AB_{7..0}$  bloka *exec*. Na kraju se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* upisuju u razrede PSWN i PSWZ programske statusne reči vrednosti signala N i Z formirane na osnovu sadržaja upisanog u registar AB i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

- $step_{42}$  **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR**, **decSP**;
- $step_{43}$  **rdCPU**;
- $step_{44}$  **mxBB<sub>0</sub>**, **ldBB**;
- $step_{45}$  **mxAB**, **ldAB**;
- $step_{46}$  **ldN**, **ldZ**, **ldC**, **ldV**,
- br*  $step_{89}$ ;



Slika 32 Izvršavanje operacije (peti deo)


! POPW !

! U korak  $step_{47}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **POPW** ima vrednost 1. U fazi izvršavanja ove instrukcije sa steka se skidaju dva bajta podatka i upisuju u registar  $AW_{15..0}$  bloka



*exec*. Stoga se, najpre, u koraku  $step_{47}$  vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra  $SP_{15...0}$  bloka *addr* propušta kroz multiplekser MX1 i upisuje u registar  $MAR_{15...0}$ . Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra  $SP_{15...0}$ . Čitanje se realizuje u koraku  $step_{48}$  na isti načina kao što se to radi u koraku  $step_{02}$  u kome se čita prvi bajt instrukcije. U koraku  $step_{49}$  se vrednošću 1 signala **ldDWL** sadržaj registra  $MDR_{7...0}$  bloka *bus* upisuje u niži bajt registra  $DW_{7...0}$  bloka *exec*. Zatim se u koraku  $step_{4A}$  vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra  $SP_{15...0}$  propušta kroz multiplekser MX1 i upisuje u registar  $MAR_{15...0}$ . Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra  $SP_{15...0}$ . Čitanje se realizuje u koraku  $step_{4B}$  na isti načina kao što se to radi u koraku  $step_{48}$  u kome se čita prethodni bajt. Potom se u koraku  $step_{4C}$  vrednošću 1 signala **ldDWH** sadržaj registra  $MDR_{7...0}$  upisuje u viši bajt registra  $DW_{15...8}$ . Time se u registru  $DW_{15...0}$  nalazi 16-to bitna vrednost skinuta sa steka. Na kraju se najpre u koraku  $step_{4D}$  vrednostima 1 signala **mxBW<sub>0</sub>** i **ldBW** sadržaj registra  $DW_{15...0}$  propušta kroz multiplekser MX6 i upisuje u registar  $BW_{15...0}$  bloka *exec* i zatim u koraku  $step_{4E}$  vrednostima 0 signala **mxAW<sub>1</sub>** i **mxAW<sub>0</sub>** i vrednošću 1 signala **ldAW** sadržaj registra  $BW_{15...0}$  propušta kroz multiplekser MX5 i upisuje u registar  $AW_{15...0}$  i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

$step_{47}$  **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR**, **decSP**;  
 $step_{48}$  **rdCPU**;  
 $step_{49}$  **ldDWL**;  
 $step_{4A}$  **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR**, **decSP**;  
 $step_{4B}$  **rdCPU**;  
 $step_{4C}$  **ldDWH**;  
 $step_{4D}$  **mxBW<sub>0</sub>**, **ldBW**;  
 $step_{4E}$  **ldAW**,  
*br*  $step_{89}$ ;




Slika 33 Izvršavanje operacije (šesti deo)

! PUSHB !

! U korak  $step_{4F}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **PUSHB** ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $AB_{7...0}$  bloka *exec* stavlja na vrh steka. Stoga se najpre u koraku  $step_{4F}$  vrednošću 1 signala **incSP** vrši inkrementiranje registra  $SP_{15...0}$  bloka *addr*. Zatim se u koraku  $step_{50}$  vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra  $SP_{15...0}$  propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar  $MAR_{15...0}$  i vrednostima 1 signala **mxMDR<sub>0</sub>** i **ldMDR** sadržaj registra  $AB_{7...0}$  propušta kroz multiplekser MX2 bloka *bus* i upisuje u registar  $MDR_{7...0}$ . Upis se realizuje u koraku  $step_{51}$  na isti načina kao što se to radi u koraku  $step_{38}$  instrukcije STB i prelazi na korak  $step_{52}$ . Na kraju se iz koraka  $step_{52}$  bezuslovno prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !


step<sub>4F</sub> **incSP;**  
 step<sub>50</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>0</sub>, ldMDR;**  
 step<sub>51</sub> **wrCPU;**  
 step<sub>52</sub> *br* step<sub>89</sub>;



Slika 34 Izvršavanje operacije (sedmi deo)

! PUSHW !

! U korak step<sub>53</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **PUSHW** ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* stavlja na stek i to prvo viši a zatim i niži bajt. Stoga se u koraku step<sub>53</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>54</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>1</sub>** i **ldMDR** sadržaj registra AW<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>55</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Ponovo se sada u koraku step<sub>56</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>57</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>1</sub>, mxMDR<sub>0</sub>** i **ldMDR** sadržaj registra AW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>58</sub> na isti načina kao što se to radi u koraku step<sub>55</sub> i prelazi na korak step<sub>59</sub>. Na kraju se iz koraka step<sub>59</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !



Slika 35 Izvršavanje operacije (osmi deo)


step<sub>53</sub> **incSP;**  
 step<sub>54</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, ldMDR;**  
 step<sub>55</sub> **wrCPU;**  
 step<sub>56</sub> **incSP;**

step<sub>57</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR;**  
 step<sub>58</sub> **wrCPU;**  
 step<sub>59</sub> **br step<sub>89</sub>;**

**! LDIVTP !**

! U korak step<sub>5A</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije LDIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra IVTP<sub>15...0</sub> bloka *intr* upisuje u registar AW<sub>15...0</sub> bloka *exec*. Stoga se vrednostima 1 signala **mxAW<sub>1</sub>** i **ldAW** sadržaj registra IVTP<sub>15...0</sub> propušta kroz multiplekser MX5 bloka *exec* i upisuje u registar AW<sub>15...0</sub>. Na kraju se iz koraka step<sub>5A</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>5A</sub> **mxAW<sub>1</sub>, ldAW,**  
**br step<sub>89</sub>;**



Slika 36 Izvršavanje operacije (deveti deo)

**! STIVTP !**

! U korak step<sub>5B</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije STIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* upisuje u registar IVTP<sub>15...0</sub> bloka *intr*. Stoga se vrednošću 1 signala **ldIVTP** sadržaj registra AW<sub>15...0</sub> upisuje u registar IVTP<sub>15...0</sub>. Na kraju se iz koraka step<sub>5B</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>5B</sub> **ldIVTP,**  
**br step<sub>89</sub>;**

**! LDSP !**

! U korak step<sub>5C</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije LDSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra SP<sub>15...0</sub> bloka *addr* upisuje u registar AW<sub>15...0</sub> bloka *exec*. Stoga se vrednostima 1 signala **mxAW<sub>0</sub>** i **ldAW** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX5 bloka *exec* i upisuje u registar AW<sub>15...0</sub>. Na kraju se iz koraka step<sub>5C</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>5C</sub> **mxAW<sub>0</sub>, ldAW,**  
**br step<sub>89</sub>;**

**! STSP !**

! U korak step<sub>5D</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije STSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* upisuje u registar SP<sub>15...0</sub> bloka *addr*. Stoga se vrednošću 1 signala **ldSP** sadržaj registra AW<sub>15...0</sub> upisuje u registar SP<sub>15...0</sub>. Na kraju se iz koraka step<sub>5D</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !


step<sub>5D</sub> **ldSP,**  
**br step<sub>89</sub>;**

**! ADD !**

! U korak step<sub>5E</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **ADD** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabiraju sadržaji registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **add** bloka *exec* na izlazima ALU<sub>7...0</sub> aritmetičko logičke jedinice ALU formira suma sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub>

koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima  $ALU_{7...0}$  i prelazi na korak  $step_{5F}$ . U koraku  $step_{5F}$  se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

$step_{5E}$  **add, ldAB, ldC, ldV;**  
 $step_{5F}$  **ldN, ldZ,**  
*br*  $step_{89}$ ;



Slika 37 Izvršavanje operacije (deseti deo)

! SUB !

! U korak  $step_{60}$  se dolazi iz  $step_{30}$  ukoliko signal operacije **SUB** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaja registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator oduzima sadržaj registra  $BB_{7...0}$  bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **sub** bloka *exec* na izlazima  $ALU_{7...0}$  formira razlika sadržaja registara  $AB_{7...0}$  i  $BB_{7...0}$  koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima  $ALU_{7...0}$  i prelazi na korak  $step_{61}$ . U koraku  $step_{61}$  se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

$step_{60}$  **sub, ldAB, ldC, ldV;**  
 $step_{61}$  **ldN, ldZ,**  
*br*  $step_{89}$ ;

! INC !

! U korak  $step_{62}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **INC** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabira sadržaj registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i

vrednost 1 i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **inc** bloka *exec* na izlazima  $ALU_{7...0}$  formira suma sadržaja registra  $AB_{7...0}$  i vrednosti 1 koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima  $ALU_{7...0}$  i prelazi na korak  $step_{63}$ . U koraku  $step_{63}$  se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

```

step62 inc, ldAB, ldC, ldV;
step63 ldN, ldZ,
        br step89;

```

! DEC !

! U korak  $step_{64}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **DEC** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaj registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i oduzima vrednost 1 i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **dec** bloka *exec* na izlazima  $ALU_{7...0}$  formira razlika sadržaja registra  $AB_{7...0}$  i vrednosti 1 koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima  $ALU_{7...0}$  i prelazi na korak  $step_{65}$ . U koraku  $step_{65}$  se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

```

step64 dec, ldAB, ldC, ldV;
step65 ldN, ldZ,
        br step89;

```

! AND !

! U korak  $step_{66}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **AND** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i registra  $BB_{7...0}$  bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička I operacija i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **and** bloka *exec* na izlazima  $ALU_{7...0}$  aritmetičko logičke jedinice ALU formira rezultat logičke I operacije sadržaja registara  $AB_{7...0}$  i  $BB_{7...0}$  koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar  $AB_{7...0}$  i prelazi na korak  $step_{67}$ . U koraku  $step_{67}$  se vrednostima 1 signala **ldN, ldZ, ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne  $PSW_{15...0}$  reči upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

```


step66 and, ldAB;
step67 ldN, ldZ, ldC, ldV,
        br step89;

```

! OR !

! U korak  $step_{68}$  se dolazi iz koraka  $step_{30}$  ukoliko signal operacije **OR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i registra  $BB_{7...0}$  bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ILI operacija i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **or** bloka *exec* na izlazima  $ALU_{7...0}$  formira rezultat logičke ILI operacije sadržaja registara  $AB_{7...0}$  i  $BB_{7...0}$  koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar  $AB_{7...0}$  i prelazi na korak  $step_{69}$ . U koraku  $step_{69}$  vrednostima 1 signala **ldN, ldZ, ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

step<sub>68</sub> **or, ldAB;**  
 step<sub>69</sub> **ldN, ldZ, ldC, ldV,**  
*br step<sub>89</sub>;*



Slika 38 Izvršavanje operacije (jedanaesti deo)

**! XOR !**


! U korak step<sub>6A</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **XOR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra AB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ekskluzivno ILI operacija i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **xor** bloka *exec* na izlazima ALU<sub>7...0</sub> formira rezultat logičke ekskluzivno ILI operacije sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub> i prelazi na korak step<sub>6B</sub>. U koraku step<sub>6B</sub> se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>6A</sub> **xor, ldAB;**  
 step<sub>6B</sub> **ldN, ldZ, ldC, ldV,**  
*br step<sub>89</sub>;*

**! NOT !**

! U korak step<sub>6C</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **NOT** ima vrednost 1. U fazi izvršavanja ove instrukcije se invertuju bitovi registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **not** bloka *exec* na izlazima ALU<sub>7...0</sub> formiraju invertovane vrednosti bitova registra AB<sub>7...0</sub> koje se dalje vrednošću 0 signala **mxAB** propuštaju kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuju u registar AB<sub>7...0</sub> i prelazi na korak step<sub>6D</sub>. U koraku step<sub>6D</sub> se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>6C</sub> **not, ldAB;**  
 step<sub>6D</sub> **ldN, ldZ, ldC, ldV,**  
*br* step<sub>89</sub>;




Slika 39 Izvršavanje operacije (dvanaesti deo)

! ASR, LSR, ROR i ROLC !

! U korak step<sub>6E</sub> se dolazi iz koraka step<sub>30</sub> ukoliko neki od signala operacija ASR, LSR, ROR i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator aritmetički pomeraju za jedno mesto udesno ukoliko signal **ASR** ima vrednost 1, logički pomeraju za jedno mesto udesno ukoliko signal **LSR** ima vrednost 1, rotiraju za jedno mesto udesno ukoliko signal **ROR** ima vrednost 1 i rotiraju zajedno sa razredom **PSWC** programske statusne reči  $PSW_{15...0}$  za jedno mesto udesno ukoliko signal **RORC** ima vrednost 1. Stoga se vrednošću 1 signala **shr** bloka *exec* bitovi registra  $AB_{7...0}$  pomeraju udesno za jedno mesto, pri čemu se u u razred  $AB_7$  upisuje signal **IR** sa izlaza multipleksera MX3 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto udesno to je signal  $AB_7$ . Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 0 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **ASR** na ulazu 0 kodera CD1. U slučaju logičkog pomeranja za jedno mesto udesno to je signal **0**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 1 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **LSR** na ulazu 1 kodera CD1. U slučaju rotiranja za jedno mesto udesno to je signal  $AB_0$ . Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 2 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **ROR** na ulazu 2 kodera CD1. U slučaju rotiranja zajedno sa razredom **PSWC** programske statusne reči  $PSW_{15...0}$  za jedno mesto

udesno to je signal **PSWC**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 3 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **RORC** na ulazu 3 kodera CD1. Istovremeno se vrednošću 1 signala **ldC** bloka *exec* u razred PSWC programske statusne reči  $PSW_{15...0}$  upisuje vrednost signala **C** bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto udesno to je signal **AB<sub>0</sub>**. Iz koraka step<sub>6E</sub> se prelazi na korak step<sub>6F</sub>. U koraku step<sub>6F</sub> se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne  $PSW_{15...0}$  reči upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i vrednošću 1 signala **ldV** bloka *exec* u razred PSWV programske statusne reči  $PSW_{15...0}$  upisuje vrednost 0 signala **V** i bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>6E</sub> **shr, ldC;**  
 step<sub>6F</sub> **ldN, ldZ, ldV,**  
*br* step<sub>89</sub>;



Slika 40 Izvršavanje operacije (trinaesti deo)

! ASL, LSL, ROL i ROLC !

! U korak step<sub>70</sub> se dolazi iz koraka step<sub>30</sub> ukoliko neki od signala operacija ASL, LSL, ROL i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator aritmetički pomeraju za jedno mesto ulevo ukoliko signal **ASL** ima vrednost 1, logički pomeraju za jedno mesto ulevo ukoliko signal **LSL** ima vrednost 1, rotiraju za jedno mesto ulevo ukoliko signal **ROL** ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči  $PSW_{15...0}$  za jedno mesto ulevo ukoliko signal **ROLC** ima vrednost 1. Stoga se vrednošću 1 signala **shl** bloka *exec* bitovi registra  $AB_{7...0}$  pomeraju ulevo za jedno mesto, pri čemu se u razred  $AB_0$  upisuje signal **IL** sa izlaza multipleksera MX4 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto ulevo to je signal **0**. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 0 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ASL** na ulazu 0 kodera CD2. U slučaju logičkog pomeranja za jedno mesto ulevo



to je signal **0**. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 1 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **LSL** na ulazu 1 kodera CD2. U slučaju rotiranja za jedno mesto ulevo to je signal **AB<sub>7</sub>**. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 2 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ROL** na ulazu 2 kodera CD2. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči  $PSW_{15...0}$  za jedno mesto ulevo to je signal **PSWC**. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 3 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ROLC** na ulazu 3 kodera CD2. Istovremeno se vrednošću 1 signala **ldC** bloka *exec* u razred PSWC programske statusne reči  $PSW_{15...0}$  upisuje vrednost signala **C** bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto ulevo to je signal **AB<sub>7</sub>**. Iz koraka  $step_{70}$  se prelazi na korak  $step_{71}$ . U koraku  $step_{71}$  se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i vrednošću 1 signala **ldV** bloka *exec* u razred PSWV programske statusne reči  $PSW_{15...0}$  upisuje vrednost 0 signala **V** i bezuslovno prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

```

step70  shl, ldC;
step71  ldN, ldZ, ldV,
        br step89;

```

! BEQL, ..., BLSSEU !

! U korak  $step_{72}$  se dolazi iz koraka  $step_{30}$  ukoliko neki od signala operacija uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**, **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU**, **BLSSEU** ima vrednost 1 i prelazi na  $step_{89}$  i fazu opsluživanje prekida ukoliko signal **brpom** bloka *exec* ima vrednost 0 i na sledeći korak  $step_{73}$  ukoliko ima vrednost 1. Signal **brpom** ima vrednost 1 ukoliko vrednost 1 ima signal rezultata operacije **eql**, **neql**, **neg**, **nneg**, **ovf**, **novf**, **car**, **ncar**, **grt**, **grte**, **lss**, **lsse**, **grtu**, **grteu**, **lssu**, **lsseu** određen vrednošću 1 signala operacije uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**, **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU**, **BLSSEU**. !

```

step72  br (if brpom then stepC0);


```

! U korak  $step_{73}$  se dolazi iz koraka  $step_{72}$  ukoliko signal **brpom** ima vrednost 1, čime je uslov za skok ispunjen. U ovom koraku se vrednostima 1 signala **mxADDA<sub>1</sub>**, **mxADDB<sub>1</sub>** i **mxADDB<sub>0</sub>** kroz multipleksere MX2 i MX3 bloka *addr* na ulaze sabirača ADD propuštaju sadržaji registra  $PC_{15...0}$  bloka *fetch* i registra  $IR_{23...16}$  bloka *fetch* proširen znakom na 16 bita. Signali  $ADD_{15...0}$  sa izlaza sabirača ADD koji predstavljaju adresu skoka se vrednostima 1 signala **mxPC<sub>0</sub>** i **ldPC** propuštaju kroz multiplekser MX bloka *fetch* i upisuju u registar  $PC_{15...0}$ . Pored toga iz koraka  $step_{73}$  se bezuslovno prelazi na korak  $step_{89}$  i fazu opsluživanje prekida. !

```

step73  mxADDA1, mxADDB1, mxADDB0, mxPC0, ldPC,
        br step89;

```



Slika 41 Izvršavanje operacije (četnaesti deo)

**! JMP !**


! U korak step<sub>74</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **JMP** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Stoga se sadržaj registra IR<sub>23...8</sub> bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala **mxPC<sub>1</sub>** i **ldPC** propušta kroz multiplexer MX bloka *fetch* i upisuje u registar PC<sub>15...0</sub>. Pored toga iz koraka step<sub>74</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>74</sub> **mxPC<sub>1</sub>, ldPC,**  
br step<sub>89</sub>;

**! JSR !**

! U korak step<sub>75</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **JSR** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje skok na potprogram tako što se prvo na stek stavi tekući sadržaj programskog brojača i zatim realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>75</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>76</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplexer MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>** i **ldMDR** sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplexer MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>77</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>78</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>79</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplexer MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR** sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplexer MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>7A</sub> na isti načina kao što se to radi u koraku step<sub>77</sub> prilikom upisa višeg bajta. Na kraju se u koraku step<sub>7B</sub> sadržaj registra IR<sub>23...8</sub> bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala **mxPC<sub>1</sub>** i **ldPC** propušta kroz multiplexer MX bloka *fetch* i upisuje u registar PC<sub>15...0</sub> i bezuslovno prelazi na step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>75</sub> **incSP;**  
step<sub>76</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;**  
step<sub>77</sub> **wrCPU;**  
step<sub>78</sub> **incSP;**  
step<sub>79</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;**  
step<sub>7A</sub> **wrCPU,**  
step<sub>7B</sub> **mxPC<sub>1</sub>, ldPC,**  
br step<sub>89</sub>;




Slika 42 Izvršavanje operacije (petnaesti deo)

! RTI !

! U korak step<sub>7C</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **RTI** ima vrednost 1. U fazi izvršavanja ove instrukcije vrednostima sa steka se restauriraju programska statusna reč PSW<sub>15..0</sub> i programski brojač PC<sub>15..0</sub>. U koracima step<sub>7C</sub> do step<sub>81</sub> se najpre vrednošću sa steka restaurira programska statusna reč PSW<sub>15..0</sub> bloka *exec*. Sa steka se najpre skida niži a zatim i viši bajt registra PSW<sub>15..0</sub>. Stoga se u koraku step<sub>7C</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra SP<sub>15..0</sub> bloka *addr* propušta kroz multiplexer MX1 i upisuje u registar MAR<sub>15..0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15..0</sub>. Čitanje se realizuje u koraku step<sub>7D</sub> na isti načina kao što se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>7E</sub> vrednošću 1 signala **ldPSWL** sadržaj registra MDR<sub>7..0</sub> bloka *bus* upisuje u niži bajt registra PSW<sub>7..0</sub> bloka *exec*. Potom se u koraku step<sub>7F</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra SP<sub>15..0</sub> propušta kroz multiplexer MX1 i upisuje u registar MAR<sub>15..0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15..0</sub>. Čitanje se realizuje u koraku step<sub>80</sub> na isti načina kao što se to radi u koraku step<sub>7D</sub> u kome se čita niži bajt. Na kraju se u koraku step<sub>81</sub> vrednošću 1 signala **ldPSWH** sadržaj registra MDR<sub>7..0</sub> bloka *bus* upisuje u viši bajt registra PSW<sub>15..8</sub>. Time je 16-to bitna vrednost skinuta sa steka i smeštena u registar PSW<sub>15..0</sub>, pa se prelazi na korak step<sub>82</sub> počev od koga se kao i u slučaju instrukcije RTS sa steka skida 16-to bitna vrednost i smešta u registar PC<sub>15..0</sub>. !

step<sub>7C</sub> **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR**, **decSP**;  
 step<sub>7D</sub> **rdCPU**;  
 step<sub>7E</sub> **ldPSWL**;  
 step<sub>7F</sub> **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR**, **decSP**;  
 step<sub>80</sub> **rdCPU**;  
 step<sub>81</sub> **ldPSWH**;




Slika 43 Izvršavanje operacije (šesnaesti deo)

! RTS !

! U korak step<sub>82</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **RTS** ima vrednost 1. Pored toga u korak step<sub>82</sub> se dolazi i iz koraka step<sub>81</sub> kada signal operacije **RTI** ima vrednost 1. U oba slučaja se u koracima step<sub>82</sub> do step<sub>88</sub> vrednošću sa steka restaurira programski brojač PC<sub>15..0</sub>. Sa steka se najpre skida niži a zatim i viši bajt registra PC<sub>15..0</sub>. Stoga se u koraku step<sub>82</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra SP<sub>15..0</sub> bloka *addr* propušta kroz multiplexer MX1 i upisuje u registar MAR<sub>15..0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15..0</sub>. Čitanje se realizuje u koraku step<sub>83</sub> na isti načina kao što se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>84</sub> vrednošću 1 signala **ldDWL** sadržaj registra MDR<sub>7..0</sub> bloka *bus* upisuje u niži bajt registra DW<sub>7..0</sub> bloka *bus*. Potom se u koraku step<sub>85</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra SP<sub>15..0</sub> propušta kroz multiplexer MX1 i upisuje u registar MAR<sub>15..0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15..0</sub>. Čitanje se realizuje u koraku step<sub>86</sub> na isti načina kao što se to radi u koraku step<sub>83</sub> u kome se čita niži bajt. Na kraju se u koraku step<sub>87</sub> vrednošću 1 signala **ldDWH** sadržaj registra MDR<sub>7..0</sub> upisuje u viši bajt registar DW<sub>15..8</sub>. Time je 16-to bitna vrednost skinuta sa

steka i smeštena u registar  $DW_{15...0}$ . Konačno se u koraku  $step_{88}$  sadržaj registra  $DW_{15...0}$  propušta kroz multiplexer MX bloka *fetch* i vrednošću 1 signala **ldPC** upisuje u registar  $PC_{15...0}$  i bezuslovno prelazi na  $step_{89}$  i fazu opsluživanje prekida. !

$step_{82}$  **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
 $step_{83}$  **rdCPU;**  
 $step_{84}$  **ldDWL;**  
 $step_{85}$  **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
 $step_{86}$  **rdCPU;**  
 $step_{87}$  **ldDWH;**  
 $step_{88}$  **ldPC;**



Slika 44 Izvršavanje operacije (sedamnaesti deo)

### ! Opsluživanje prekida !


! U korak  $step_{89}$  se dolazi iz koraka  $step_{31}$ ,  $step_{32}$ , ...,  $step_{88}$  na završetku faze izvršavanje instrukcije. U koraku  $step_{89}$  se, u zavisnosti od toga da li signal **prekid** bloka *intr* ima vrednost 0 ili 1, ili završava izvršavanje tekuće instrukcije i prelaskom na korak  $step_{00}$  započinje faza čitanje instrukcije sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije i prelaskom na korak  $step_{8A}$  produžava faza opsluživanje prekida tekuće instrukcije. !

$step_{89}$  br (if **prekid** then  $step_{00}$ );

! Opsluživanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine.


! Čuvanje konteksta procesora !

! Kontekst procesora i to  $PC_{15...0}$  i  $PSW_{15...0}$  se čuva u koracima  $step_{8A}$  do  $step_{95}$ . U koracima  $step_{8A}$  do  $step_{8F}$  se na stek stavlja programski brojač  $PC_{15...0}$ . Na stek se stavlja prvo viši a zatim i niži bajt registra  $PC_{15...0}$ . Stoga se najpre u koraku  $step_{8A}$  vrednošću 1 signala **incSP** vrši inkrementiranje registra  $SP_{15...0}$  bloka *addr*. Zatim se u koraku  $step_{8B}$  vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra  $SP_{15...0}$  propušta kroz multiplexer MX1 bloka *bus* i upisuje u registar  $MAR_{15...0}$  i vrednostima 1 signala **mxMDR<sub>2</sub>** i **ldMDR** sadržaj višeg bajta registra  $PC_{15...8}$  propušta kroz multiplexer MX2 i upisuje u registar  $MDR_{7...0}$ . Upis se realizuje u koraku  $step_{8C}$  na isti načina kao što se to radi u koraku  $step_{38}$  instrukcije STB. Potom se u koraku  $step_{8D}$  vrednošću 1 signala **incSP** vrši inkrementiranje registra  $SP_{15...0}$ . Zatim se u koraku  $step_{8E}$  vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra  $SP_{15...0}$  propušta kroz multiplexer MX1 bloka *bus* i upisuje u registar  $MAR_{15...0}$  i vrednostima 1 signala **mxMDR<sub>2</sub>, mxMDR<sub>0</sub>**, **ldMDR** sadržaj nižeg bajta registra  $PC_{7...0}$  propušta kroz multiplexer MX2 i upisuje u registar  $MDR_{7...0}$ . Upis se realizuje u koraku  $step_{8F}$  na isti načina kao što se to radi u koraku  $step_{8C}$  prilikom upisa višeg bajta.!



Slika 45 Opsluživanje prekida (prvi deo)

- step<sub>8A</sub> **incSP;**
- step<sub>8B</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;**
- step<sub>8C</sub> **wrCPU;**
- step<sub>8D</sub> **incSP;**
- step<sub>8E</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;**
- step<sub>8F</sub> **wrCPU;**



Slika 46 Opsluživanje prekida (drugi deo)

! U koracima step<sub>90</sub> do step<sub>95</sub> se na stek stavlja programska statusna reč PSW<sub>15...0</sub> bloka *exec*. Na stek se stavlja prvo viši a zatim i niži bajt registra PSW<sub>15...0</sub>. Stoga se najpre u koraku step<sub>90</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>91</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>, mxMDR<sub>0</sub>** i **ldMDR** sadržaj višeg bajta registra PSW<sub>15...8</sub> propušta kroz multiplekser MX2 bloka *bus* i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>92</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>93</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku

step<sub>94</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>1</sub>**, **mxMDR<sub>0</sub>**, **ldMDR** sadržaj nižeg bajta registra PSW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>95</sub> na isti načina kao što se to radi u koraku step<sub>92</sub> prilikom upisa višeg bajta. !

```

step90  incSP;
step91  mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR1, ldMDR;
step92  wrCPU;
step93  incSP;
step94  mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR1, mxMDR0, ldMDR;
step95  wrCPU;

```

! Utvrđivanje broja ulaza !


! U korak step<sub>96</sub> se dolazi iz step<sub>95</sub>. U koraku step<sub>96</sub> se sadržaj UEXT<sub>2...0</sub> sa izlaza kodera CD bloka *intr*, koji sadrži broj ulaza u tabelu sa adresama prekidnih rutina, vrednošću 1 signala **ldBR** upisuje u registar BR<sub>2...0</sub>. Iz koraka step<sub>96</sub> se prelazi na korak step<sub>97</sub> radi utvrđivanja adrese prekidne rutine. !

step<sub>96</sub> ldBR;



Slika 47 Opsluživanje prekida (treći deo)

! Utvrđivanje adrese prekidne rutine !



Slika 48 Opsluživanje prekida (četvrti deo)

! U korak step<sub>97</sub> se dolazi iz koraka step<sub>96</sub>. U koracima step<sub>97</sub> do step<sub>9C</sub> se na osnovu dobijenog broja ulaza i sadržaja registra koji ukazuje na početnu adresu tabele sa adresama prekidnih rutina, iz odgovarajućeg ulaza čita adresa prekidne rutine i upisuje u programski brojač PC<sub>15...0</sub> bloka *fetch*. U koraku step<sub>97</sub> se vrednostima 0 signala **mxADDA<sub>1</sub>**, **mxADDA<sub>0</sub>**, **mxADDB<sub>1</sub>** i **MXADDB<sub>0</sub>** bloka *addr* kroz multipleksere MX2 i MX3 na ulaze sabirača ADD propuštaju sadržaj registra IVTP<sub>15...0</sub> i sadržaj IVTDSP<sub>15...0</sub> koji predstavlja sadržaj registra BR<sub>2...0</sub> pomeren ulevo za jedno mesto i proširen nulama do dužine 16 bita i vrednostima 1 signala **mxMAR<sub>2</sub>** i **ldMAR** bloka *bus* se sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese prekidne rutine. Čitanje prvog bajta se realizuje u koraku step<sub>98</sub>, a drugog bajta u koraku step<sub>9A</sub> na isti način kao u koraku step<sub>02</sub> kod čitanja prvog bajta instrukcije. U koraku step<sub>99</sub> se prvi bajt vrednošću 1 signala **ldDWH** upisuje u viši bajt registra DW<sub>15...8</sub> bloka *bus*, a vrednošću 1 signala **incMAR** adresni registar MAR<sub>15...0</sub> inkrementira na adresu sledećeg bajta. U koraku step<sub>9B</sub> se drugi bajt vrednošću 1 signala **ldDWL** upisuje u niži bajt registra DW<sub>7...0</sub>. Time se u registru DW<sub>15...0</sub> nalazi adresa prekidne rutine. Na kraju se u koraku step<sub>9C</sub> vrednostima 0 signala **mxPC<sub>1</sub>** i **mxPC<sub>0</sub>** sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *fetch* i vrednošću 1

signala **ldPC** upisuje u registar  $PC_{15...0}$ . Time se u registru  $PC_{15...0}$  nalazi adresa prve instrukcije prekidne rutine. Iz koraka  $step_{9C}$  se bezuslovno prelazi na  $step_{00}$ . !

$step_{97}$  **mxMAR<sub>2</sub>, ldMAR;**  
 $step_{98}$  **rdCPU;**  
 $step_{99}$  **ldDWH, incMAR;**  
 $step_{9A}$  **rdCPU;**  
 $step_{9B}$  **ldDWL;**  
 $step_{9C}$  **ldPC,**  
*br step<sub>00</sub>;*

### 3.2.3 Struktura upravljačke jedinice

U ovom odeljku se daje struktura upravljačke jedinice ožičene realizacije i struktura upravljačke jedinice mikroprogramske realizacije.

#### 3.2.3.1 Struktura upravljačke jedinice ožičene realizacije

Upravljačka jedinica generiše dve vrste upravljačkih signala i to:

- upravljačke signale blokova operacione jedinice *oper* i
- upravljačke signale upravljačke jedinice *uprav*.

Upravljački signali blokova operacione jedinice *oper* se koriste u blokovima operacione jedinice *oper* radi izvršavanja mikrooperacija. Upravljački signali upravljačke jedinice *uprav* se koriste u upravljačkoj jedinici *uprav* radi inkrementiranja brojača koraka ili upisa nove vrednosti u brojač koraka i radi generisanja vrednosti za upis u brojač koraka.

Upravljački signali operacione jedinice bi mogli da se generišu na osnovu sekvence upravljačkih signala po koracima (tabela 13). Za svaki upravljački signal operacione jedinice trebalo bi proći kroz sekvencu upravljačkih signala po koracima, tražiti korake u kojima se pojavljuje dati signal i izraz za dati signal formirati kao uniju signala dekodovanih stanja brojača koraka koji odgovaraju koracima u kojima se pojavljuje dati signal.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 13), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestrukih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: *br step<sub>A</sub>*, *br (if uslov then step<sub>A</sub>)* i *br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>))*.

Umesto iskaza *br step<sub>A</sub>* treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak  $step_A$  i signal **val<sub>A</sub>** koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci  $step_i$  u kojima se

bezuslovni skokovi javljaju, koraci  $step_A$  na koje se bezuslovno skače, simboličke oznake signala  $val_A$  i vrednosti A u heksadecimalnom dati su u tabeli 14.

Tabela 14 Koraci  $step_i$ ,  $step_A$ , signali  $val_A$  i vrednosti A za bezuslovne skokove

$step_i$	$step_A$	$val_A$	A
$step_{13}$	$step_{30}$	$val_{30}$	30
$step_{14}$	$step_{30}$	$val_{30}$	30
$step_{16}$	$step_{26}$	$val_{26}$	26
$step_{18}$	$step_{26}$	$val_{26}$	26
$step_{1F}$	$step_{26}$	$val_{26}$	26
$step_{21}$	$step_{26}$	$val_{26}$	26
$step_{24}$	$step_{26}$	$val_{26}$	26
$step_{28}$	$step_{30}$	$val_{30}$	30
$step_{2C}$	$step_{30}$	$val_{30}$	30
$step_{2E}$	$step_{30}$	$val_{30}$	30
$step_{31}$	$step_{89}$	$val_{89}$	89
$step_{32}$	$step_{89}$	$val_{89}$	89
$step_{34}$	$step_{89}$	$val_{89}$	89
$step_{35}$	$step_{89}$	$val_{89}$	89
$step_{39}$	$step_{89}$	$val_{89}$	89
$step_{40}$	$step_{89}$	$val_{89}$	89
$step_{41}$	$step_{89}$	$val_{89}$	89
$step_{46}$	$step_{89}$	$val_{89}$	89
$step_{4E}$	$step_{89}$	$val_{89}$	89
$step_{52}$	$step_{89}$	$val_{89}$	89

$step_i$	$step_A$	$val_A$	A
$step_{59}$	$step_{89}$	$val_{89}$	89
$step_{5A}$	$step_{89}$	$val_{89}$	89
$step_{5B}$	$step_{89}$	$val_{89}$	89
$step_{5C}$	$step_{89}$	$val_{89}$	89
$step_{5D}$	$step_{89}$	$val_{89}$	89
$step_{5F}$	$step_{89}$	$val_{89}$	89
$step_{61}$	$step_{89}$	$val_{89}$	89
$step_{63}$	$step_{89}$	$val_{89}$	89
$step_{65}$	$step_{89}$	$val_{89}$	89
$step_{67}$	$step_{89}$	$val_{89}$	89
$step_{69}$	$step_{89}$	$val_{89}$	89
$step_{6B}$	$step_{89}$	$val_{89}$	89
$step_{6D}$	$step_{89}$	$val_{89}$	89
$step_{6F}$	$step_{89}$	$val_{89}$	89
$step_{71}$	$step_{89}$	$val_{89}$	89
$step_{73}$	$step_{89}$	$val_{89}$	89
$step_{74}$	$step_{89}$	$val_{89}$	89
$step_{7B}$	$step_{89}$	$val_{89}$	89
$step_{9C}$	$step_{00}$	$val_{00}$	00

Umesto iskaza *br* (*if uslov then step<sub>A</sub>*) treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal uslovnog skoka pridružen signalu **uslov** koji treba da ima vrednost 1 da bi se realizovao prelaz na korak  $step_A$  i signal  $val_A$  koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da signal **uslov** ima vrednost 1. Simboličke oznake pridruženih signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 15. Koraci  $step_i$  u kojima se uslovni skokovi javljaju, signali uslova **uslov**, koraci  $step_A$  na koje se uslovno skače, simboličke oznake signala  $val_A$  i vrednosti A u heksadecimalnom obliku dati su u tabeli 16.

Tabela 15 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
<b>brnotSTART</b>	<b>START</b>
<b>brl1</b>	<b>l1</b>
<b>brl2_brnch</b>	<b>l2_brnch</b>
<b>brl2_arlog</b>	<b>l2_arlog</b>
<b>brl3_jump</b>	<b>l3_jump</b>
<b>brl3_arlog</b>	<b>l3_arlog</b>

signal uslovnog skoka	signal uslova
<b>brstore</b>	<b>store</b>
<b>brLDW</b>	<b>LDW</b>
<b>brdirreg</b>	<b>dirreg</b>
<b>brnotbrpom</b>	<b>brpom</b>
<b>brnotprekid</b>	<b>prekid</b>

Tabela 16 Koraci  $step_i$ , signali uslova **uslov**, koraci  $step_A$ , signali  $val_A$  i vrednosti A za uslovne skokove

$step_i$	uslov	$step_A$	$val_A$	A
$step_{00}$	<b>START</b>	$step_{00}$	$val_{00}$	00
$step_{04}$	<b>l1</b>	$step_{30}$	$val_{30}$	30
$step_{07}$	<b>l2_brnch</b>	$step_{30}$	$val_{30}$	30
$step_{08}$	<b>l2_arlog</b>	$step_{10}$	$val_{10}$	10
$step_{0B}$	<b>l3_jump</b>	$step_{30}$	$val_{30}$	30
$step_{0C}$	<b>l3_arlog</b>	$step_{10}$	$val_{10}$	10

$step_i$	uslov	$step_A$	$val_A$	A
$step_{1E}$	<b>store</b>	$step_{30}$	$val_{30}$	30
$step_{20}$	<b>store</b>	$step_{30}$	$val_{30}$	30
$step_{23}$	<b>store</b>	$step_{30}$	$val_{30}$	30
$step_{25}$	<b>store</b>	$step_{30}$	$val_{30}$	30
$step_{27}$	<b>LDW</b>	$step_{29}$	$val_{29}$	29
$step_{2D}$	<b>LDW</b>	$step_{2F}$	$val_{2F}$	2F



step <sub>11</sub>	<b>store</b>	step <sub>30</sub>	<b>val<sub>30</sub></b>	30
step <sub>12</sub>	<b>LDW</b>	step <sub>14</sub>	<b>val<sub>14</sub></b>	14
step <sub>15</sub>	<b>store</b>	step <sub>30</sub>	<b>val<sub>30</sub></b>	30
step <sub>17</sub>	<b>store</b>	step <sub>30</sub>	<b>val<sub>30</sub></b>	30

step <sub>36</sub>	<b>dirreg</b>	step <sub>3A</sub>	<b>val<sub>3A</sub></b>	3A
step <sub>3B</sub>	<b>dirreg</b>	step <sub>41</sub>	<b>val<sub>41</sub></b>	41
step <sub>72</sub>	<b>brpom</b>	step <sub>89</sub>	<b>val<sub>89</sub></b>	89
step <sub>89</sub>	<b>prekid</b>	step <sub>00</sub>	<b>val<sub>00</sub></b>	00

Umesto iskaza *br* (*case* (**uslov<sub>1</sub>**, ..., **uslov<sub>n</sub>**) *then* (**uslov<sub>1</sub>**, step<sub>A1</sub>), ..., (**uslov<sub>n</sub>**, step<sub>An</sub>)) treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal višestrukog uslovnog skoka pridružen signalima **uslov<sub>1</sub>**, **uslov<sub>2</sub>**, ..., **uslov<sub>n</sub>** od kojih jedan treba da ima vrednost 1 da bi se realizovao prelazak na jedan od koraka step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub>. Koraci step<sub>i</sub> u kojima se višestruki uslovni skokovi javljaju i simboličke oznake pridruženih signala višestrukih uslovnih skokova za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 17. Signali uslova **uslov<sub>1</sub>**, **uslov<sub>2</sub>**, ..., **uslov<sub>n</sub>**, koraci step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub> na koje se uslovno skače i vrednosti A1, A2, ..., An u heksadecimalnom koje treba da se upišu u brojač koraka u zavisnosti od toga koji od signala uslova **uslov<sub>1</sub>**, **uslov<sub>2</sub>**, ..., **uslov<sub>n</sub>** ima vrednost 1 za višestruke uslovne skokove u koracima step<sub>10</sub> i step<sub>30</sub> dati su tabelama 18 i 19.

Tabela 17 Koraci sa višestrukim uslovnim skokovima i signali višestrukih uslovnih skokova

step <sub>i</sub>	signal
step <sub>10</sub>	<b>bradr</b>
step <sub>30</sub>	<b>bropr</b>

Tabela 18 Signali uslova, koraci na koje se skače i vrednosti A za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>10</sub>

uslov	step <sub>A</sub>	A
<b>regdir</b>	step <sub>11</sub>	11
<b>regind</b>	step <sub>15</sub>	15
<b>memdir</b>	step <sub>17</sub>	17
<b>memind</b>	step <sub>19</sub>	19
<b>regindpom</b>	step <sub>20</sub>	20
<b>bxpom</b>	step <sub>22</sub>	22
<b>pcpom</b>	step <sub>25</sub>	25
<b>imm</b>	step <sub>2D</sub>	2D

Tabela 19 Signali uslova, koraci na koje se skače i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>30</sub>

uslov	step <sub>A</sub>	A
<b>INTD</b>	step <sub>31</sub>	31
<b>INTE</b>	step <sub>32</sub>	32
<b>LDB</b>	step <sub>33</sub>	33
<b>LDW</b>	step <sub>35</sub>	35
<b>STB</b>	step <sub>36</sub>	36
<b>STW</b>	step <sub>3B</sub>	3B
<b>POPB</b>	step <sub>42</sub>	42
<b>POPW</b>	step <sub>47</sub>	47
<b>PUSHB</b>	step <sub>4F</sub>	4F
<b>PUSHW</b>	step <sub>53</sub>	53
<b>LDIVTP</b>	step <sub>5A</sub>	5A
<b>STIVTP</b>	step <sub>5B</sub>	5B
<b>LDSP</b>	step <sub>5C</sub>	5C
<b>STSP</b>	step <sub>5D</sub>	5D
<b>ADD</b>	step <sub>5E</sub>	5E
<b>SUB</b>	step <sub>60</sub>	60
<b>INC</b>	step <sub>62</sub>	62
<b>DEC</b>	step <sub>64</sub>	64

uslov	step <sub>A</sub>	A
<b>LSL</b>	step <sub>70</sub>	70
<b>ROL</b>	step <sub>70</sub>	70
<b>ROLC</b>	step <sub>70</sub>	70
<b>BEQL</b>	step <sub>72</sub>	72
<b>BNEQ</b>	step <sub>72</sub>	72
<b>BNEG</b>	step <sub>72</sub>	72
<b>BNNEG</b>	step <sub>72</sub>	72
<b>BOVF</b>	step <sub>72</sub>	72
<b>BNOVF</b>	step <sub>72</sub>	72
<b>BCAR</b>	step <sub>72</sub>	72
<b>BNCAR</b>	step <sub>72</sub>	72
<b>BGRT</b>	step <sub>72</sub>	72
<b>BGRE</b>	step <sub>72</sub>	72
<b>BLSS</b>	step <sub>72</sub>	72
<b>BLSSE</b>	step <sub>72</sub>	72
<b>BGRT</b>	step <sub>72</sub>	72
<b>BGRE</b>	step <sub>72</sub>	72
<b>BLSS</b>	step <sub>72</sub>	72

<b>AND</b>	step <sub>66</sub>	66
<b>OR</b>	step <sub>68</sub>	68
<b>XOR</b>	step <sub>6A</sub>	6A
<b>NOT</b>	step <sub>6C</sub>	6C
<b>ASR</b>	step <sub>6E</sub>	6E
<b>LSR</b>	step <sub>6E</sub>	6E
<b>ROR</b>	step <sub>6E</sub>	6E
<b>RORC</b>	step <sub>6E</sub>	6E
<b>ASL</b>	step <sub>70</sub>	70

<b>BLSSE</b>	step <sub>72</sub>	72
<b>BGRTEU</b>	step <sub>72</sub>	72
<b>BGRTEU</b>	step <sub>72</sub>	72
<b>BLSSU</b>	step <sub>72</sub>	72
<b>BLSSEU</b>	step <sub>72</sub>	72
<b>JMP</b>	step <sub>74</sub>	74
<b>JSR</b>	step <sub>75</sub>	75
<b>RTI</b>	step <sub>7C</sub>	7C
<b>RTS</b>	step <sub>82</sub>	82

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 15), signali višestrukih uslovnih skokova (tabela 17) i signali **val<sub>A</sub>** za bezuslovne (tabela 14) i uslovne (tabela 16) skokove.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela tabela 13), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 20). Jedna linija u toj sekvenci ima sledeću formu: na levoj strani nalazi se signal dekodovanog stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji imaju vrednost 1 kada dati signal dekodovanog stanja brojača koraka ima vrednost 1, dok komentar, tamo gde postoji, počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!).

Upravljački signali operacione jedinice i upravljačke jedinice se generišu na identičan način na osnovu sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 20). Za svaki upravljački signal operacione jedinice i upravljačke jedinice treba proći kroz sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije, tražiti korake u kojima se pojavljuje dati signal i izraz za dati signal formirati kao uniju signala dekodovanih stanja brojača koraka koji odgovaraju koracima u kojima se pojavljuje dati signal.

Tabela 20 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije

**! Čitanje instrukcije !**

T<sub>00</sub> **brnotSTART, val<sub>00</sub>;**  
T<sub>01</sub> **ldMAR, incPC;**  
T<sub>02</sub> **rdCPU;**  
T<sub>03</sub> **ldIR0;**  
T<sub>04</sub> **brl1, val<sub>30</sub>;**  
T<sub>05</sub> **ldMAR, incPC;**  
T<sub>06</sub> **rdCPU;**  
T<sub>07</sub> **ldIR1, ldGPRADR,**  
**brl2\_brnch, val<sub>30</sub>;**  
T<sub>08</sub> **brl2\_arlog, val<sub>10</sub>;**  
T<sub>09</sub> **ldMAR, incPC;**  
T<sub>0A</sub> **rdCPU;**  
T<sub>0B</sub> **ldIR2,**  
**brl3\_jump, val<sub>30</sub>;**  
T<sub>0C</sub> **brl3\_arlog, val<sub>10</sub>;**  
T<sub>0D</sub> **ldMAR, incPC;**  
T<sub>0E</sub> **rdCPU;**  
T<sub>0F</sub> **ldIR3;**

**! Formiranje adrese i čitanje operanda !**

T<sub>10</sub> **bradr;**

! Registarsko direktno adresiranje !

**T<sub>11</sub> brstore, val<sub>30</sub>;**  
**T<sub>12</sub> brLDW, val<sub>14</sub>;**  
**T<sub>13</sub> ldBB,**  
**bruncnd, val<sub>30</sub>;**  
**T<sub>14</sub> ldBW,**  
**bruncnd, val<sub>30</sub>;**  
 ! Registarško indirektno adresiranje !  
**T<sub>15</sub> mxMAR<sub>0</sub>, ldMAR,**  
**brstore, val<sub>30</sub>;**  
**T<sub>16</sub> bruncnd, val<sub>26</sub>;**  
 ! Memorijsko direktno adresiranje !  
**T<sub>17</sub> mxMAR<sub>1</sub>, ldMAR,**  
**brstore, val<sub>30</sub>;**  
**T<sub>18</sub> bruncnd, val<sub>26</sub>;**  
 ! Memorijsko indirektno adresiranje !  
**T<sub>19</sub> mxMAR<sub>1</sub>, ldMAR;**  
**T<sub>1A</sub> rdCPU;**  
**T<sub>1B</sub> ldDWH, incMAR;**  
**T<sub>1C</sub> rdCPU;**  
**T<sub>1D</sub> ldDWL;**  
**T<sub>1E</sub> mxMAR<sub>1</sub>, mxMAR<sub>0</sub>, ldMAR,**  
**brstore, val<sub>30</sub>;**  
**T<sub>1F</sub> bruncnd, val<sub>26</sub>;**  
 ! Registarško indirektno adresiranje sa pomerajem !  
**T<sub>20</sub> mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR,**  
**brstore, val<sub>30</sub>;**  
**T<sub>21</sub> bruncnd, val<sub>26</sub>;**  
 ! Bazno indeksno adresiranje sa pomerajem !  
**T<sub>22</sub> mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, ldcw, incGPRAR;**  
**T<sub>23</sub> mxADDA<sub>1</sub>, mxADDA<sub>0</sub>, mxADDB<sub>1</sub>, mxMAR<sub>2</sub>, ldMAR,**  
**brstore, val<sub>30</sub>;**  
**T<sub>24</sub> bruncnd, val<sub>26</sub>;**  
 ! PC relativno adresiranje !  
**T<sub>25</sub> mxADDA<sub>1</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR,**  
**brstore, val<sub>30</sub>;**  
 ! Čitanje operanda !  
**T<sub>26</sub> rdCPU;**  
**T<sub>27</sub> brLDW, val<sub>29</sub>;**  
**T<sub>28</sub> mxBB<sub>0</sub>, ldBB,**  
**bruncnd, val<sub>30</sub>;**  
**T<sub>29</sub> ldDWH, incMAR;**  
**T<sub>2A</sub> rdCPU;**  
**T<sub>2B</sub> ldDWL;**  
**T<sub>2C</sub> mxBW<sub>0</sub>, ldBW,**  
**bruncnd, val<sub>30</sub>;**  
 ! Neposredno adresiranje !  
**T<sub>2D</sub> brLDW, val<sub>2F</sub>;**  
**T<sub>2E</sub> mxBB<sub>1</sub>, ldBB,**  
**bruncnd, val<sub>30</sub>;**  
**T<sub>2F</sub> mxBW<sub>1</sub>, ldBW;**  
 ! Izvršavanje operacije !  
**T<sub>30</sub> bropr ;**  
 ! INTD !


**T<sub>31</sub> clPSWI,**  
**bruncnd, val<sub>89</sub>;**  
**! INTE !**  
**T<sub>32</sub> stPSWI,**  
**bruncnd, val<sub>89</sub>;**  
**! LDB !**  
**T<sub>33</sub> mxAB, ldAB;**  
**T<sub>34</sub> ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! LDW !**  
**T<sub>35</sub> ldAW,**  
**bruncnd, val<sub>89</sub>;**  
**! STB !**  
**T<sub>36</sub> brdirreg, val<sub>3A</sub>;**  
**T<sub>37</sub> mxMDR<sub>0</sub>, ldMDR;**  
**T<sub>38</sub> wrCPU;**  
**T<sub>39</sub> bruncnd, val<sub>89</sub>;**  
**T<sub>3A</sub> wrGPR,**  
**bruncnd, val<sub>89</sub>;**  
**! STW !**  
**T<sub>3B</sub> brdirreg, val<sub>41</sub>;**  
**T<sub>3C</sub> mxMDR<sub>1</sub>, ldMDR;**  
**T<sub>3D</sub> wrCPU;**  
**T<sub>3E</sub> mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR, incMAR;**  
**T<sub>3F</sub> wrCPU;**  
**T<sub>40</sub> bruncnd, val<sub>89</sub>;**  
**T<sub>41</sub> mxGPR, wrGPR,**  
**bruncnd, val<sub>89</sub>;**  
**! POPB !**  
**T<sub>42</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
**T<sub>43</sub> rdCPU;**  
**T<sub>44</sub> mxBB<sub>0</sub>, ldBB;**  
**T<sub>45</sub> mxAB, ldAB;**  
**T<sub>46</sub> ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! POPW !**  
**T<sub>47</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
**T<sub>48</sub> rdCPU;**  
**T<sub>49</sub> ldDWL;**  
**T<sub>4A</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
**T<sub>4B</sub> rdCPU;**  
**T<sub>4C</sub> ldDWH;**  
**T<sub>4D</sub> mxBW<sub>0</sub>, ldBW;**  
**T<sub>4E</sub> ldAW,**  
**bruncnd, val<sub>89</sub>;**  
**! PUSHB !**  
**T<sub>4F</sub> incSP;**  
**T<sub>50</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>0</sub>, ldMDR;**  
**T<sub>51</sub> wrCPU;**  
**T<sub>52</sub> bruncnd, val<sub>89</sub>;**  
**! PUSHW !**  
**T<sub>53</sub> incSP;**

**T<sub>54</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, ldMDR;**  
**T<sub>55</sub> wrCPU;**  
**T<sub>56</sub> incSP;**  
**T<sub>57</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR;**  
**T<sub>58</sub> wrCPU;**  
**T<sub>59</sub> bruncnd, val<sub>89</sub>;**  
**! LDIVTP !**  
**T<sub>5A</sub> mxAW<sub>1</sub>, ldAW,**  
**bruncnd, val<sub>89</sub>;**  
**! STIVTP !**  
**T<sub>5B</sub> ldIVTP,**  
**bruncnd, val<sub>89</sub>;**  
**! LDSP !**  
**T<sub>5C</sub> mxAW<sub>0</sub>, ldAW,**  
**bruncnd, val<sub>89</sub>;**  
**! STSP !**  
**T<sub>5D</sub> ldSP,**  
**bruncnd, val<sub>89</sub>;**  
**! ADD !**  
**T<sub>5E</sub> add, ldAB, ldC, ldV;**  
**T<sub>5F</sub> ldN, ldZ,**  
**bruncnd, val<sub>89</sub>;**  
**! SUB !**  
**T<sub>60</sub> sub, ldAB, ldC, ldV;**  
**T<sub>61</sub> ldN, ldZ,**  
**bruncnd, val<sub>89</sub>;**  
**! INC !**  
**T<sub>62</sub> inc, ldAB, ldC, ldV;**  
**T<sub>63</sub> ldN, ldZ,**  
**bruncnd, val<sub>89</sub>;**  
**! DEC !**  
**T<sub>64</sub> dec, ldAB, ldC, ldV;**  
**T<sub>65</sub> ldN, ldZ,**  
**bruncnd, val<sub>89</sub>;**  
**! AND !**  
**T<sub>66</sub> and, ldAB;**  
**T<sub>67</sub> ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! OR !**  
**T<sub>68</sub> or, ldAB;**  
**T<sub>69</sub> ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! XOR !**  
**T<sub>6A</sub> xor, ldAB;**  
**T<sub>6B</sub> ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! NOT !**  
**T<sub>6C</sub> not, ldAB;**  
**T<sub>6D</sub> ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! ASR, LSR, ROR i ROLC !**  
**T<sub>6E</sub> shr, ldC;**  
**T<sub>6F</sub> ldN, ldZ, ldV,**

**bruncnd, val<sub>89</sub>;**  
**! ASL, LSL, ROL i ROLC !**  
T<sub>70</sub> **shl, ldC;**  
T<sub>71</sub> **ldN, ldZ, ldV,**  
**bruncnd, val<sub>89</sub>;**  
**! BEQL, ..., BLSSEU !**  
T<sub>72</sub> **brnotbrprom, val<sub>89</sub>;**  
T<sub>73</sub> **mxADDA<sub>1</sub>, mxADDB<sub>1</sub>, mxADDB<sub>0</sub>, mxPC<sub>0</sub>, ldPC,**  
**bruncnd, val<sub>89</sub>;**  
**! JMP !**  
T<sub>74</sub> **mxPC<sub>1</sub>, ldPC,**  
**bruncnd, val<sub>89</sub>;**  
**! JSR !**  
T<sub>75</sub> **incSP;**  
T<sub>76</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;**  
T<sub>77</sub> **wrCPU;**  
T<sub>78</sub> **incSP;**  
T<sub>79</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;**  
T<sub>7A</sub> **wrCPU,**  
T<sub>7B</sub> **mxPC<sub>1</sub>, ldPC,**  
**bruncnd, val<sub>30</sub>;**  
**! RTI !**  
T<sub>7C</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
T<sub>7D</sub> **rdCPU;**  
T<sub>7E</sub> **ldPSWL;**  
T<sub>7F</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
T<sub>80</sub> **rdCPU;**  
T<sub>81</sub> **ldPSWH;**  
**! RTS !**  
T<sub>82</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
T<sub>83</sub> **rdCPU;**  
T<sub>84</sub> **ldDWL;**  
T<sub>85</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
T<sub>86</sub> **rdCPU;**  
T<sub>87</sub> **ldDWH;**  
T<sub>88</sub> **ldPC;**  
**! Opsluživanje prekida !**  
T<sub>89</sub> **brnptprekid, val<sub>00</sub>;**  
**! Čuvanje konteksta procesora !**  
T<sub>8A</sub> **incSP;**  
T<sub>8B</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;**  
T<sub>8C</sub> **wrCPU;**  
T<sub>8D</sub> **incSP;**  
T<sub>8E</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;**  
T<sub>8F</sub> **wrCPU;**  
T<sub>90</sub> **incSP;**  
T<sub>91</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, ldMDR;**  
T<sub>92</sub> **wrCPU;**  
T<sub>93</sub> **incSP;**  
T<sub>94</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR;**  
T<sub>95</sub> **wrCP;**  
**! Utvrđivanje broja ulaza !**

- T<sub>96</sub>     **ldBR;**
- ! Utvrđivanje adrese prekidne rutine !
- T<sub>97</sub>     **mxMAR<sub>2</sub>, ldMAR;**
- T<sub>98</sub>     **rdCPU;**
- T<sub>99</sub>     **ldDWH, incMAR;**
- T<sub>9A</sub>    **rdCPU;**
- T<sub>9B</sub>    **ldDWL;**
- T<sub>9C</sub>    **ldPC,**  
          **bruncnd, val<sub>00</sub>;**

Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 49. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekoder koraka* i blok *generisanje upravljačkih signala*. Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.



Slika 49 Struktura upravljačke jedinice ožičene realizacije

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka  $CNT_{7...0}$ . Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću kombinacione mreže KMOPR koja formira signale **opr**<sub>7...0</sub>, kombinacione mreže KMADR koja formira signale **adr**<sub>7...0</sub> i kombinacione mreže KMBR koja formira signale **br**<sub>7...0</sub>. Selekcija jedne od tri grupe signala koji daju novu vrednost brojača koraka  $CNT_{7...0}$  obezbeđuje se signalima **bropr** i **bradr** i to signali **opr**<sub>7...0</sub> ako signal **bropr** ima vrednost 1, signali **adr**<sub>7...0</sub> ako signal **bradr** ima vrednost 1 i signali **br**<sub>7...0</sub> ako oba signala **bropr** i **bradr** imaju vrednost 0.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 19) za realizaciju višestrukog uslovnog skoka u koraku  $step_{30}$  sekvence upravljačkih signala. U zavisnosti od toga koji od signala **INTD**, ..., **RTS** ima vrednost 1 zavisi koja će od vrednosti A iz tabele 19 da se pojavi tada na linijama **op**<sub>7...0</sub>. S obzirom da vrednost 1 signala dekovanog stanje brojača koraka  $T_{30}$  daje vrednost 1 signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **op**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka  $CNT_{7...0}$ .

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 18) za realizaciju višestrukog uslovnog skoka u koraku  $step_{10}$  sekvence upravljačkih signala. U zavisnosti od toga koji od signala **regdir**, ..., **imm** ima vrednost 1 zavisi koja će od vrednosti A iz tabele 18 da se pojavi tada na linijama **adr**<sub>7...0</sub>. S obzirom da vrednost 1 signala dekodovanog stanja brojača koraka  $T_{10}$  daje vrednost 1 signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka  $CNT_{7...0}$ .

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka  $CNT_{7...0}$  za bezuslovne skokove (tabela 14) i uslovne skokove (tabela 16) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val**<sub>00</sub>, **val**<sub>10</sub>, ..., **val**<sub>89</sub> ima vrednost 1 zavisi koja će od vrednosti iz tabele 14 i 16 tada da se pojavi na linijama **br**<sub>7...0</sub>. Signali višestrukih uslovnih skokova **bropr** i **bradr** imaju vrednost 1 samo pri vrednostima 1 signala dekodovanih stanja brojača koraka  $T_{30}$  i  $T_{10}$ , respektivno, dok u svim ostalim situacijama imaju vrednost 0. S obzirom da nijedan od ova dva signala nema vrednost 1 u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka  $CNT_{7...0}$ .

Blok *brojač koraka* sadrži brojač  $CNT_{7...0}$ . Brojač  $CNT_{7...0}$  svojom trenutnom vrednošću određuje koji će upravljački signali da imaju vrednost 1. Brojač  $CNT_{7...0}$  može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača  $CNT_{7...0}$  za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala (tabela 20). Ovaj režim rada se obezbeđuje vrednošću 1 signala **inc**. Signal **inc** ima vrednost 1 ukoliko svi signali **bropr**, **bradr**, **brnd** i **bruncnd** imaju vrednost 0. Signali **bropr**, **bradr**, **brnd** i **bruncnd** normalno imaju vrednost 0 sem u stanjima brojača koraka koja odgovaraju koracima kada treba realizovati višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač  $CNT_{7...0}$  čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence



upravljačkih signala (tabela 20). Ovaj režim rada se obezbeđuje vrednošću 1 signala **ld**. Signal **ld** ima vrednost 1 ako jedan od signala **bropr**, **bradr**, **brend** i **bruncnd** ima vrednost 1. Signali **bropr**, **bradr**, **brend** i **bruncnd** normalno imaju vrednost 0 sem u stanjima brojača koraka koja odgovaraju koracima kada treba realizovati višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

Brojač koraka  $CNT_{7...0}$  je dimenzionisan prema broju koraka u sekvenci upravljačkih signala (tabela 20). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka  $T_{00}$  do koraka  $T_{9C}$  usvojena je dužina brojača koraka  $CNT_{7...0}$  od 8 bitova.

Blok *dekoder koraka* sadrži dekode DC. Na ulaze dekodera DC vode se izlazi brojača  $CNT_{7...0}$ . Dekodovana stanja brojača  $CNT_{7...0}$  pojavljuju se kao signali  $T_0, T_1, \dots, T_{FF}$  na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 13) dodeljeno je po jedno stanje brojača  $CNT_{7...0}$  određeno vrednošću signala  $T_0$  do  $T_{FF}$  i to koraku  $step_0$  signal  $T_0$ , koraku  $step_1$  signal  $T_1$ , itd. (tabela 20).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala  $T_0, T_1, \dots, T_{9C}$  koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova **START**, **I1**, ..., **prekid** koji dolaze iz operacione jedinice i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 20) generišu dve grupe upravljačkih signala i to: upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice.

Upravljački signali blokova operacione jedinice *oper* se daju posebno za svaki blok.

Upravljački signali bloka *bus* se generišu na sledeći način:

- $mxMAR_2 = T_{20} + T_{23} + T_{25} + T_{42} + T_{47} + T_{4A} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{7C} + T_{7F} + T_{82} + T_{85} + T_{8B} + T_{8E} + T_{91} + T_{94} + T_{97}$
- $mxMAR_1 = T_{17} + T_{19} + T_{1E}$
- $mxMAR_0 = T_{15} + T_{1E} + T_{42} + T_{47} + T_{4A} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{7C} + T_{7F} + T_{82} + T_{85} + T_{8B} + T_{8E} + T_{91} + T_{94}$
- $ldMAR = T_{01} + T_{05} + T_{09} + T_{0D} + T_{15} + T_{17} + T_{19} + T_{1E} + T_{20} + T_{23} + T_{25} + T_{42} + T_{47} + T_{4A} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{7C} + T_{7F} + T_{82} + T_{85} + T_{8B} + T_{8E} + T_{91} + T_{94} + T_{97}$
- $incMAR = T_{1B} + T_{29} + T_{3E} + T_{99}$
- $mxMDR_2 = T_{76} + T_{79} + T_{8B} + T_{8E} + T_{91} + T_{94}$
- $mxMDR_1 = T_{3C} + T_{3E} + T_{54} + T_{57} + T_{91} + T_{94}$
- $mxMDR_0 = T_{37} + T_{3E} + T_{50} + T_{57} + T_{79} + T_{8E} + T_{94}$
- $ldMDR = T_{37} + T_{3C} + T_{3E} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{8B} + T_{8E} + T_{91} + T_{94}$
- $rdCPU = T_{02} + T_{06} + T_{0A} + T_{0E} + T_{1A} + T_{1C} + T_{26} + T_{2A} + T_{43} + T_{48} + T_{4B} + T_{7D} + T_{80} + T_{83} + T_{86} + T_{98} + T_{9A}$
- $wrCPU = T_{38} + T_{3D} + T_{3F} + T_{51} + T_{55} + T_{58} + T_{77} + T_{7A} + T_{8C} + T_{8F} + T_{92} + T_{95}$
- $ldDWH = T_{1B} + T_{29} + T_{4C} + T_{87} + T_{99}$
- $ldDWL = T_{1D} + T_{2B} + T_{49} + T_{84} + T_{9B}$

Upravljački signali bloka *fetch* se generišu na sledeći način:

- $mxPC_1 = T_{74} + T_{7B}$
- $mxPC_0 = T_{73}$
- $ldPC = T_{73} + T_{74} + T_{7B} + T_{88} + T_{9C}$
- $incPC = T_{01} + T_{05} + T_{09} + T_{0D}$

- $ldIR0 = T_{03}$
- $ldIR1 = T_{07}$
- $ldIR2 = T_{0B}$
- $ldIR3 = T_{0F}$

Upravljački signali bloka *addr* se generišu na sledeći način:

- $ldGPRAR = T_{07}$
- $incGPRAR = T_{22}$
- $mxGPR = T_{41}$
- $wrGPR = T_{3A} + T_{41}$
- $ldSP = T_{5D}$
- $incSP = T_{4F} + T_{53} + T_{56} + T_{75} + T_{78} + T_{8A} + T_{8D} + T_{90} + T_{93}$
- $decSP = T_{42} + T_{47} + T_{4A} + T_{7C} + T_{7F} + T_{82} + T_{85}$
- $mxADDA_1 = T_{23} + T_{25} + T_{73}$
- $mxADDA_0 = T_{20} + T_{22} + T_{23}$
- $mxADDB_1 = T_{23} + T_{73}$
- $mxADDB_0 = T_{20} + T_{22} + T_{25} + T_{73}$
- $ldCW = T_{22}$

Upravljački signali bloka *exec* se generišu na sledeći način:

- $mxAB = T_{33} + T_{45}$
- $ldAB = T_{33} + T_{45} + T_{5E} + T_{60} + T_{62} + T_{64} + T_{66} + T_{68} + T_{6A} + T_{6C}$
- $shr = T_{61}$
- $shl = T_{70}$
- $mxBB_1 = T_{2E}$
- $mxBB_0 = T_{28} + T_{44}$
- $ldBB = T_{13} + T_{28} + T_{2E} + T_{44}$
- $mxAW_1 = T_{5A}$
- $mxAW_0 = T_{5C}$
- $ldAW = T_{35} + T_{4E} + T_{5A} + T_{5C}$
- $mxBW_1 = T_{2F}$
- $mxBW_0 = T_{2C} + T_{4D}$
- $ldBW = T_{2C} + T_{2F} + T_{4D}$
- $stPSWI = T_{32}$
- $clPSWI = T_{31}$
- $ldN = T_{34} + T_{46} + T_{56} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71}$
- $ldZ = T_{34} + T_{46} + T_{56} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71}$
- $ldC = T_{34} + T_{46} + T_{5E} + T_{60} + T_{62} + T_{64} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6E} + T_{70}$
- $ldV = T_{34} + T_{46} + T_{5E} + T_{60} + T_{62} + T_{64} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71}$
- $ldPSWL = T_{7E}$
- $ldPSWH = T_{81}$
- $add = T_{5E}$
- $sub = T_{60}$
- $inc = T_{62}$
- $dec = T_{64}$
- $and = T_{66}$
- $or = T_{68}$
- $xor = T_{6A}$

- **not** =  $T_{6C}$

Upravljački signali bloka *intr* se generišu na sledeći način:

- **ldIVTP** =  $T_{5B}$
- **ldBR** =  $T_{96}$

Upravljački signali upravljačke jedinice *uprav* se generišu na sledeći način:

- **bradr** =  $T_{10}$
- **bropr** =  $T_{30}$
- **bruncnd** =  $T_{13} + T_{14} + T_{16} + T_{18} + T_{1F} + T_{21} + T_{24} + T_{28} + T_{2C} + T_{2E} + T_{31} + T_{32} + T_{34} + T_{35} + T_{39} + T_{3A} + T_{40} + T_{41} + T_{46} + T_{4E} + T_{52} + T_{59} + T_{5A} + T_{5B} + T_{5C} + T_{5D} + T_{5F} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71} + T_{73} + T_{74} + T_{7B} + T_{9C} +$
- **brcnd** =  $brnotSTART \cdot START + brl1 \cdot I1 + brl2\_brnch \cdot I2\_brnch + brl2\_arlog \cdot I2\_arlog + brl3\_jump \cdot I3\_jump + brl3\_arlog \cdot I3\_arlog + brstore \cdot store + brLDW \cdot LDW + brdirreg \cdot dirreg + brnotbrpom \cdot brpom$
- **brnotSTART** =  $T_{00}$
- **brl1** =  $T_{04}$
- **brl2\\_brnch** =  $T_{07}$
- **brl2\\_arlog** =  $T_{08}$
- **brl3\\_jump** =  $T_{0B}$
- **brl3\\_arlog** =  $T_{0C}$
- **brstore** =  $T_{11} + T_{15} + T_{17} + T_{1E} + T_{20} + T_{23} + T_{25}$
- **brLDW** =  $T_{12} + T_{27} + T_{2D} +$
- **brdirreg** =  $T_{36} + T_{3B}$
- **brnotpom** =  $T_{72}$
- **brnotprekid** =  $T_{89}$
- **val<sub>00</sub>** =  $T_{00} + T_{89} + T_{9C} +$
- **val<sub>30</sub>** =  $T_{04} + T_{07} + T_{0B} + T_{11} + T_{13} + T_{14} + T_{15} + T_{17} + T_{1E} + T_{20} + T_{23} + T_{25} + T_{28} + T_{2C} + T_{2E}$
- **val<sub>10</sub>** =  $T_{08} + T_{0C}$
- **val<sub>14</sub>** =  $T_{12}$
- **val<sub>26</sub>** =  $T_{16} + T_{18} + T_{1F} + T_{21} + T_{24}$
- **val<sub>29</sub>** =  $T_{27}$
- **val<sub>2F</sub>** =  $T_{2D}$
- **val<sub>89</sub>** =  $T_{31} + T_{32} + T_{34} + T_{35} + T_{39} + T_{3A} + T_{40} + T_{41} + T_{46} + T_{4E} + T_{52} + T_{59} + T_{5A} + T_{5B} + T_{5C} + T_{5D} + T_{5F} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71} + T_{72} + T_{73} + T_{74} + T_{7B}$
- **val<sub>3A</sub>** =  $T_{36}$
- **val<sub>41</sub>** =  $T_{3B}$

Pri generisanju signala **brcnd** koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice *oper* i to:

- **START** — blok *exec*,
- **I1** — blok *fetch*,
- **I2\_brnch** — blok *fetch*,
- **I2\_arlog** — blok *fetch*,
- **I3\_jump** — blok *fetch*,
- **I3\_arlog** — blok *fetch*,
- **store** — blok *fetch*,

- **LDW** — blok *fetch*,
- **dirreg** — blok *fetch*,
- **brpom** — blok *exec*
- **prekid** — blok *intr*

### 3.2.3.2 Struktura upravljačke jedinice mikroprogramske realizacije

Upravljačka jedinica generiše dve vrste upravljačkih signala i to:

- upravljačke signale blokova operacione jedinice *oper* i
- upravljačke signale upravljačke jedinice *uprav*.

Upravljački signali blokova operacione jedinice *oper* se koriste u blokovima operacione jedinice *oper* radi izvršavanja mikrooperacija. Upravljački signali upravljačke jedinice *uprav* se koriste u upravljačkoj jedinici *uprav* radi inkrementiranja mikroprogramskog brojača ili upisa nove vrednosti u mikroprogramski brojač i radi generisanja vrednosti za upis u mikroprogramski brojač.

Upravljački signali operacione i upravljačke jedinice se generišu korišćenjem mikroprograma koji se formira na osnovu sekvence upravljačkih signala po koracima (tabela 13). Mikroprogram se formira tako što se svakom koraku u sekvenci upravljačkih signala po koracima pridruži binarna reč sa slike 50. Te binarna reči se naziva mikroinstrukcija, mikronaredba ili mikrokomanda. Uređeni niz mikroinstrukcija pridruženih koracima u sekvenci upravljačkih signala po koracima naziva se mikroprogram.

0	1	2	3	4	5	6	7
-	mxMAR <sub>2</sub>	mxMAR <sub>1</sub>	mxMAR <sub>0</sub>	-	mxMDR <sub>2</sub>	mxMDR <sub>1</sub>	mxMDR <sub>0</sub>
8	9	10	11	12	13	14	15
ldMAR	incMAR	ldDWH	ldDWL	ldMDR	-	rdCPU	wrCPU
16	17	18	19	20	21	22	23
incPC	ldPC	mxPC <sub>1</sub>	mxPC <sub>0</sub>	ldIR <sub>0</sub>	ldIR <sub>1</sub>	ldIR <sub>2</sub>	ldIR <sub>3</sub>
24	25	26	27	28	29	30	31
ldSP	ldCW	mxGPR	wrGPR	ldGPRAR	incGPRAR	mxADDA <sub>1</sub>	mxADDA <sub>0</sub>
32	33	34	35	36	37	38	39
incSP	decSP	mxADDB <sub>1</sub>	mxADDB <sub>0</sub>	dec	inc	sub	add
40	41	42	43	44	45	46	47
not	xor	or	and	shr	shl	mxAB	ldAB
48	49	50	51	52	53	54	55
ldIVTP	ldBB	mxBB <sub>1</sub>	mxBB <sub>0</sub>	-	ldAW	mxAW <sub>1</sub>	mxAW <sub>0</sub>
56	57	58	59	60	61	62	63
ldBR	ldBW	mxBW <sub>1</sub>	mxBW <sub>0</sub>	ldN	ldZ	ldC	ldV
64	65	66	67	68	69	70	71
cIPSWI	stPSWI	ldPSWH	ldPSWL	cc			
72	73	74	75	76	77	78	79
ba							

Slika 50 Mikroinstrukcija

Mikroinstrukcija ima dva dela i to operacioni deo i upravljački deo. Operacioni deo čine bitovi 0 do 67, a upravljački deo čine bitovi 68 do 79. Operacioni deo se koristi za generisanje upravljačkih signala operacione jedinice, a upravljački deo se koristi za generisanje upravljačkih signala upravljačke jedinice.

Operacioni deo ima poseban bit za svaki upravljački signal operacione jedinice. Određeni bit operacionog dela mikroinstrukcije treba da ima vrednost 1 ili 0 u zavisnosti od toga da li u koraku za koji se formira mikroinstrukcija upravljački signal operacione jedinice kome je pridružen dati bit ima vrednost 1 ili 0, respektivno.

Upravljački deo ima dva polja i to polje *cc* i polje *ba*.

Bitovi polja *cc* mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: безусловni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skokovi se realizuje u onim koracima sekvence upravljačkih signala po koracima (tabela 13) u kojima se pojavljuju iskazi tipa *br step<sub>A</sub>*. Simbolička oznaka signala безусловnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja *cc* mikroinstrukcije je dat u tabeli 21.

Tabela 21 Signal безусловnog skoka

signal безусловnog skoka	<i>cc</i>
<b>bruncnd</b>	1

Uсловni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br (if uslov then step<sub>A</sub>)*. Simbolička oznaka signala uslovnog skoka koji za svaki od njih treba generisati, način njegovog kodiranja bitovima polja *cc* mikroinstrukcije i signal **uslov** koji treba da ima vrednost 1 da bi se realizovao skok dati su u tabeli 22.

Tabela 22 Signali uslovnih skokova

signal uslovnog skoka	polje <i>cc</i>	signal uslova	signal uslovnog skoka	polje <i>cc</i>	signal uslova
<b>brnotSTART</b>	2	<b>START</b>	<b>brstore</b>	8	<b>store</b>
<b>brl1</b>	3	<b>l1</b>	<b>brLDW</b>	9	<b>LDW</b>
<b>brl2_brnch</b>	4	<b>l2_brnch</b>	<b>brdirreg</b>	A	<b>dirreg</b>
<b>brl2_arlog</b>	5	<b>l2_arlog</b>	<b>brnotbrpom</b>	B	<b>brpom</b>
<b>brl3_jump</b>	6	<b>l3_jump</b>	<b>brnotprekid</b>	C	<b>prekid</b>
<b>brl3_arlog</b>	7	<b>l3_arlog</b>			

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>))*. Simbolička oznaka signala višestrukog uslovnog skoka koji za svaki od njih treba generisati, način njegovog kodiranja bitovima polja *cc* mikroinstrukcije i koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa dati su u tabeli 23.

Tabela 23 Signali višestrukih uslovnih skokova

signal višestrukog uslovnog skoka	polje <i>cc</i>	korak
<b>bradr</b>	D	step <sub>10</sub>
<b>bropr</b>	E	step <sub>30</sub>

Vrednosti 0 i F polja *cc* koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi polja *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod bezuslovnih skokova i uslovnih skokova ukoliko odgovarajući signal uslova ima vrednost 1 u sekvenci upravljačkih signala po koracima (tabela 13). Ovim bitovima se predstavlja vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i uslovnih skokova ukoliko odgovarajući signal uslova ima vrednost 1. Kod pisanja mikroprograma ovo polje se simbolički označava sa  $\text{madr}_{xx}$ , pri čemu *xx* odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa  $\text{madr}_{56}$  je simbolički označena heksadekadna vrednost 56 ovog polja.

Dužina mikroinstrukcije je 80 bitova. Za kodiranje operacionog dela mikroinstrukcije koristi se 68 bitova. Upravljačkih signala operacione jedinice ima 64, ali je umesto 64 bita usvojena dužina operacionog dela mikroinstrukcije 68 bitova, da bi se omogućio takav način pridruživanja bitova upravljačkim signalima operacione jedinice kojim se dobija pregledniji mikroprogram predstavljen u heksadecimalnom obliku. Za kodiranje polja *cc* upravljačkog dela mikroinstrukcije usvojena su 4 bita, jer je ukupan broj signala bezuslovnih skokova, uslovnih skokova i višestrukih uslovnih skokova 14. Za kodiranje polja *ba* upravljačkog dela mikroinstrukcije usvojeno je 8 bitova, jer je ukupan broj koraka u sekvenci upravljačkih signala po koracima 157.

Mikroprogram se formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 13) formira jedna mikroinstrukcija. Operacioni deo mikroinstrukcije se formira ukoliko u datom koraku ima upravljačkih signala operacione jedinice. U suprotnom slučaju svi bitovi operacionog dela se postavljaju na vrednost 0. Upravljački deo mikroinstrukcije se formira ukoliko u datom koraku ima iskaza za bezuslovni skok, uslovni skok ili višestruki uslovni skok. U suprotnom slučaju svi bitovi upravljačkog dela se postavljaju na vrednost 0.

Kod formiranja operacionog dela mikroinstrukcije bitovi ovog dela koji odgovaraju upravljačkim signalima operacione koji se javljaju u datom koraku postavljaju se na 1, dok se bitovi ovog dela koji odgovaraju upravljačkim signalima operacione koji se ne javljaju u datom koraku postavljaju na 0.

Kod formiranja upravljačkog dela mikroinstrukcije za dati korak se proverava da li se javlja neki od iskaza *br*  $\text{step}_A$ , *br* (*if uslov then step<sub>A</sub>*) i *br* (*case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>)*). Za korake u kojima se javljaju, bitovi polja *cc* i *ba* se kodiraju u zavisnosti od toga koji se od ova tri iskaza javlja u datom koraku.

Za iskaz *br*  $\text{step}_A$  se upravljački deo mikroinstrukcije kodira tako što se za polje *cc* uzima kod dodeljen signalu bezuslovnog skoka koji određuje da se bezuslovno skače na korak  $\text{step}_A$  i za polje *ba* binarna vrednosti *A* koju treba upisati u mikroprogramski brojač. Simbolička oznaka signala bezuslovnog skoka i način njegovog kodiranja poljem *cc* dati su u tabeli 21. Korak  $\text{step}_i$  u kome se javlja bezuslovni skok, korak  $\text{step}_A$  na koji treba preći, simbolička oznaka vrednosti  $\text{madr}_A$  koju treba upisati u mikroprogramski brojač i sama vrednost *A* za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 24.

Tabela 24 Koraci  $\text{step}_i$ ,  $\text{step}_A$ , vrednosti  $\text{madr}_A$  i vrednosti *A* za bezuslovne skokove

$\text{step}_i$	$\text{step}_A$	$\text{madr}_A$	<i>A</i>
$\text{step}_{13}$	$\text{step}_{30}$	$\text{madr}_{30}$	30

$\text{step}_i$	$\text{step}_A$	$\text{madr}_A$	<i>A</i>
$\text{step}_{59}$	$\text{step}_{89}$	$\text{madr}_{89}$	89

step <sub>14</sub>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>16</sub>	step <sub>26</sub>	<b>madr<sub>26</sub></b>	26
step <sub>18</sub>	step <sub>26</sub>	<b>madr<sub>26</sub></b>	26
step <sub>1F</sub>	step <sub>26</sub>	<b>madr<sub>26</sub></b>	26
step <sub>21</sub>	step <sub>26</sub>	<b>madr<sub>26</sub></b>	26
step <sub>24</sub>	step <sub>26</sub>	<b>madr<sub>26</sub></b>	26
step <sub>28</sub>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>2C</sub>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>2E</sub>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>31</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>32</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>34</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>35</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>39</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>40</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>41</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>46</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>4E</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>52</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89

step <sub>5A</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>5B</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>5C</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>5D</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>5F</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>61</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>63</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>65</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>67</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>69</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>6B</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>6D</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>6F</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>71</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>73</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>74</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>7B</sub>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>9C</sub>	step <sub>00</sub>	<b>madr<sub>00</sub></b>	00

Za iskaz *br* (*if uslov then step<sub>A</sub>*) se upravljački deo mikroinstrukcije kodira tako što se za polje *cc* uzima kod dodeljen signalu uslovnog skoka koji određuje signal **uslov** koji treba da ima vrednost 1 da bi se realizovao skok na korak step<sub>A</sub> i za polje *ba* binarna vrednosti A koju treba upisati u mikroprogramski brojač u slučaju da signal **uslov** ima vrednost 1. Simboličke oznake signala uslovnog skoka, način njihovog kodiranja poljem *cc* i signali **uslov** za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 22. Korak step<sub>i</sub> u kome se javlja uslovni skok, signal **uslov** čija se vrednost proverava, korak step<sub>A</sub> na koji treba preći u slučaju da signal **uslov** ima vrednost 1, simbolička oznaka vrednosti **madr<sub>A</sub>** koju treba upisati u mikroprogramski brojač i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 25.

Tabela 25 Koraci step<sub>i</sub>, uslovi **uslov**, koraci step<sub>A</sub>, vrednosti **madr<sub>A</sub>** i vrednosti A za uslovne skokove

step <sub>i</sub>	uslov	step <sub>A</sub>	<b>madr<sub>A</sub></b>	A
step <sub>00</sub>	<b>START</b>	step <sub>00</sub>	<b>madr<sub>00</sub></b>	00
step <sub>04</sub>	<b>I1</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>07</sub>	<b>I2_brnch</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>08</sub>	<b>I2_arlog</b>	step <sub>10</sub>	<b>madr<sub>10</sub></b>	10
step <sub>0B</sub>	<b>I3_jump</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>0C</sub>	<b>I3_arlog</b>	step <sub>10</sub>	<b>madr<sub>10</sub></b>	10
step <sub>11</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>12</sub>	<b>LDW</b>	step <sub>14</sub>	<b>madr<sub>14</sub></b>	14
step <sub>15</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>17</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30

step <sub>i</sub>	uslov	step <sub>A</sub>	<b>madr<sub>A</sub></b>	A
step <sub>1E</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>20</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>23</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>25</sub>	<b>store</b>	step <sub>30</sub>	<b>madr<sub>30</sub></b>	30
step <sub>27</sub>	<b>LDW</b>	step <sub>29</sub>	<b>madr<sub>29</sub></b>	29
step <sub>2D</sub>	<b>LDW</b>	step <sub>2F</sub>	<b>madr<sub>2F</sub></b>	2F
step <sub>36</sub>	<b>dirreg</b>	step <sub>3A</sub>	<b>madr<sub>3A</sub></b>	3A
step <sub>3B</sub>	<b>dirreg</b>	step <sub>41</sub>	<b>madr<sub>41</sub></b>	41
step <sub>72</sub>	<b>brpom</b>	step <sub>89</sub>	<b>madr<sub>89</sub></b>	89
step <sub>89</sub>	<b>prekid</b>	step <sub>00</sub>	<b>madr<sub>00</sub></b>	00

Za iskaz *br* (*case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>)*) se upravljački deo mikroinstrukcije kodira tako što se za polje *cc* uzima kod dodeljen signalu višestrukog uslovnog skoka koji određuje signale **uslov<sub>1</sub>**, ..., **uslov<sub>n</sub>** za koje treba izvršiti proveru koji je od njih ima vrednost 1 da bi se na osnovu toga realizovao skok na jedan od koraka step<sub>A1</sub>, ..., step<sub>An</sub> i za polje *ba* nule jer njegova vrednost nije bitna. Upravljačka jedinica mora da bude tako realizovana da za svaki višestruki uslovni skok generiše vrednosti A<sub>1</sub>, ..., A<sub>n</sub> koje treba upisati u mikroprogramski brojač i obezbedi selekciju jedne od vrednosti A<sub>1</sub>, ..., A<sub>n</sub> u zavisnosti od toga koji od signala uslova **uslov<sub>1</sub>**, ..., **uslov<sub>n</sub>** ima vrednost 1.

Simboličke oznake signala višestrukih uslovnih skokova, način njihovog kodiranja poljem *cc* i koraci u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 23. Signali uslova **uslov<sub>1</sub>**, ..., **uslov<sub>n</sub>** za koje treba izvršiti proveru koji je od njih ima vrednost 1, koraci  $step_{A1}$ , ...,  $step_{An}$  na jedan od kojih se skače u zavisnosti od toga koji od signala uslova **uslov<sub>1</sub>**, ..., **uslov<sub>n</sub>** ima vrednost 1 i vrednosti  $A1, \dots, An$  od kojih jednu treba upisati u mikroprogramski brojač za dva iskaza ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabelama 26 i 27.



Tabela 26 Signali uslova, koraci na koje se skače i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step<sub>10</sub>

uslov	step <sub>A</sub>	A
<b>regdir</b>	step <sub>11</sub>	11
<b>regind</b>	step <sub>15</sub>	15
<b>memdir</b>	step <sub>17</sub>	17
<b>memind</b>	step <sub>19</sub>	19
<b>regindpom</b>	step <sub>20</sub>	20
<b>bxpom</b>	step <sub>22</sub>	22
<b>pcpom</b>	step <sub>25</sub>	25
<b>imm</b>	step <sub>2D</sub>	2D

Tabela 27 Signali uslova, koraci na koje se skače i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step<sub>30</sub>

uslov	step <sub>A</sub>	A	uslov	step <sub>A</sub>	A
<b>INTD</b>	step <sub>31</sub>	31	<b>LSL</b>	step <sub>70</sub>	70
<b>INTE</b>	step <sub>32</sub>	32	<b>ROL</b>	step <sub>70</sub>	70
<b>LDB</b>	step <sub>33</sub>	33	<b>ROLC</b>	step <sub>70</sub>	70
<b>LDW</b>	step <sub>35</sub>	35	<b>BEQL</b>	step <sub>72</sub>	72
<b>STB</b>	step <sub>36</sub>	36	<b>BNEQ</b>	step <sub>72</sub>	72
<b>STW</b>	step <sub>3B</sub>	3B	<b>BNEG</b>	step <sub>72</sub>	72
<b>POPB</b>	step <sub>42</sub>	42	<b>BNNEG</b>	step <sub>72</sub>	72
<b>POPW</b>	step <sub>47</sub>	47	<b>BOVF</b>	step <sub>72</sub>	72
<b>PUSHB</b>	step <sub>4F</sub>	4F	<b>BNOVF</b>	step <sub>72</sub>	72
<b>PUSHW</b>	step <sub>53</sub>	53	<b>BCAR</b>	step <sub>72</sub>	72
<b>LDIVTP</b>	step <sub>5A</sub>	5A	<b>BNCAR</b>	step <sub>72</sub>	72
<b>STIVTP</b>	step <sub>5B</sub>	5B	<b>BGRT</b>	step <sub>72</sub>	72
<b>LDSP</b>	step <sub>5C</sub>	5C	<b>BGRE</b>	step <sub>72</sub>	72
<b>STSP</b>	step <sub>5D</sub>	5D	<b>BLSS</b>	step <sub>72</sub>	72
<b>ADD</b>	step <sub>5E</sub>	5E	<b>BLSSE</b>	step <sub>72</sub>	72
<b>SUB</b>	step <sub>60</sub>	60	<b>BGRT</b>	step <sub>72</sub>	72
<b>INC</b>	step <sub>62</sub>	62	<b>BGRE</b>	step <sub>72</sub>	72
<b>DEC</b>	step <sub>64</sub>	64	<b>BLSS</b>	step <sub>72</sub>	72
<b>AND</b>	step <sub>66</sub>	66	<b>BLSSE</b>	step <sub>72</sub>	72
<b>OR</b>	step <sub>68</sub>	68	<b>BGRTU</b>	step <sub>72</sub>	72
<b>XOR</b>	step <sub>6A</sub>	6A	<b>BGRTEU</b>	step <sub>72</sub>	72
<b>NOT</b>	step <sub>6C</sub>	6C	<b>BLSSU</b>	step <sub>72</sub>	72
<b>ASR</b>	step <sub>6E</sub>	6E	<b>BLSSEU</b>	step <sub>72</sub>	72
<b>LSR</b>	step <sub>6E</sub>	6E	<b>JMP</b>	step <sub>74</sub>	74
<b>ROR</b>	step <sub>6E</sub>	6E	<b>JSR</b>	step <sub>75</sub>	75
<b>RORC</b>	step <sub>6E</sub>	6E	<b>RTI</b>	step <sub>7C</sub>	7C
<b>ASL</b>	step <sub>70</sub>	70	<b>RTS</b>	step <sub>82</sub>	82

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu mikroprogramske realizacije signal bezuslovnog skoka (tabela 21), signali uslovnih skokova (tabela 22), signali višestrukih uslovnih skokova (23) i signali vrednosti A za bezuslovne skokove (tabela 24), uslovne skokove (tabela 25) i višestruke uslovne skokove (tabele 26 i 27).

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 13) formiran mikroprogram (tabela 28). On ima sledeću formu:

- na levoj strani su adrese mikroinstrukcija u mikroprogramskoj memoriji predstavljene u heksadekadnom obliku,
- u sredini su mikroinstrukcije predstavljene u heksadekadnom obliku i
- na desnoj strani je komentar koji počinje usklikom (!) i proteže se do sledećeg uskliknika (!) i koji se sastoji od simboličkih oznaka samo upravljačkih signala

operacione i/ili upravljačke jedinice razdvojenih zapetama koji u datom koraku imaju vrednost 1 .

Tabela 28 Mikroprogram za upravljačku jedinicu mikroprogramske realizacije

```

! Čitanje instrukcije !
00 0000000000000000000200 !brnotSTART, maddrm0!
01 0080800000000000000000 !ldMAR, incPC!
02 0002000000000000000000 !rdCPU!
03 0000080000000000000000 !ldIRO!
04 00000000000000000000330 !brl1, maddr30!
05 0080800000000000000000 !ldMAR, incPC!
06 0002000000000000000000 !rdCPU!
07 0000040800000000000430 !ldIR1, ldGPRADR, brl2 brnch, maddr30!
08 0000000000000000000510 !brl2 arlog, maddr10!
09 0080800000000000000000 !ldMAR, incPC!
0A 0002000000000000000000 !rdCPU!
0B 0000020000000000000630 !ldIR2, brl3 iump, maddr30!
0C 0000000000000000000710 !brl3 arlog, maddr10!
0D 0080800000000000000000 !ldMAR, incPC!
0E 0002000000000000000000 !rdCPU!
0F 0000010000000000000000 !ldIR3!
! Formiranje adrese i čitanje operanda !
10 000000000000000000D00 !bradr!
! Registarско директно adresiranje !
11 0000000000000000000830 !brstore, maddr30!
12 0000000000000000000914 !brLDW, maddr14!
13 00000000000040000130 !ldBB, bruncnd, maddr30
14 00000000000000400130 !ldBW, bruncnd, maddr30!
! Registarско indirektno adresiranje !
15 1080000000000000000830 !mxMAR0, ldMAR, brstore, maddr30!
16 00000000000000000126 !bruncnd, maddr26!
! Memorijsko директно adresiranje !
17 2080000000000000000830 !mxMAR1, ldMAR, brstore, maddr30!
18 00000000000000000126 !bruncnd, maddr26!
! Memorijsko indirektno adresiranje !
19 2080000000000000000000 !mxMAR1, ldMAR!
1A 0002000000000000000000 !rdCPU!
1B 0060000000000000000000 !ldDWH, incMAR!
1C 0002000000000000000000 !rdCPU!
1D 0010000000000000000000 !ldDWL!
1E 3080000000000000000830 !mxMAR1, mxMAR0, ldMAR, brstore, maddr30!
1F 00000000000000000126 !bruncnd, maddr26!
! Registarско indirektno adresiranje sa pomerajem !
20 408000011000000000830 !mxADDA0, mxADDB0, mxMAR7, ldMAR, brstore, maddr30!
21 00000000000000000126 !bruncnd, maddr26!
! Bazno indeksno adresiranje sa pomerajem !
22 0000004510000000000000 !mxADDA0, mxADDB0, ldCW, incGPRAR!
23 408000032000000000830 !mxADDA1, mxADDA0, mxADDB1, mxMAR7, ldMAR, brstore, maddr30!
24 00000000000000000126 !bruncnd, maddr26!
! PC relativno adresiranje !
25 408000021000000000830 !mxADDA1, mxADDB0, mxMAR7, ldMAR, brstore, maddr30!
! Čitanje operanda !
26 0002000000000000000000 !rdCPU!
27 0000000000000000000929 !brLDW, maddr29!
28 00000000000050000130 !mxBB0, ldBB, bruncnd, maddr30!
29 0060000000000000000000 !ldDWH, incMAR!
2A 0002000000000000000000 !rdCPU!
2B 0010000000000000000000 !ldDWL!
2C 00000000000000500130 !mxBW0, ldBW, bruncnd, maddr30!
! Neposredno adresiranje !
2D 000000000000000000092F !brLDW, maddr2F!
2E 00000000000060000130 !mxBB1, ldBB, bruncnd, maddr30!
2F 00000000000000600000 !mxBW1, ldBW!
! Izvršavanje operacije !
30 000000000000000000E00 !bropr !
! INTD !
31 0000000000000000008189 !clPSWI, bruncnd, maddr89!
! INTE !
32 000000000000000004189 !stPSWI, bruncnd, maddr89!

```

```

!LDB !
33 00000000000300000000 !mxAB, ldAB!
34 0000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr80!
!LDW !
35 00000000000004000189 !ldAW, bruncnd, maddr80!
!STB !
36 0000000000000000A3A !brdirreg, maddr3A!
37 01080000000000000000 !mxMDRn, ldMDR!
38 00010000000000000000 !wrCPU!
39 00000000000000000189 !bruncnd, maddr80!
3A 00000010000000000189 !wrGPR, bruncnd, maddr80!
!STW !
3B 0000000000000000A41 !brdirreg, maddr41!
3C 02080000000000000000 !mxMDR1, ldMDR!
3D 00010000000000000000 !wrCPU!
3E 03480000000000000000 !mxMDR1, mxMDRn, ldMDR, incMAR!
3F 00010000000000000000 !wrCPU!
40 00000000000000000189 !bruncnd, maddr80!
41 00000030000000000189 !mxGPR, wrGPR, bruncnd, maddr80!
!POPB !
42 50800000400000000000 !mxMAR2, mxMARn, ldMAR, decSP!
43 00020000000000000000 !rdCPU!
44 00000000000050000000 !mxBBn, ldBB!
45 00000000000300000000 !mxAB, ldAB!
46 0000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr80!
!POPW !
47 50800000400000000000 !mxMAR2, mxMARn, ldMAR, decSP!
48 00020000000000000000 !rdCPU!
49 00100000000000000000 !ldDWL!
4A 50800000400000000000 !mxMAR2, mxMARn, ldMAR, decSP!
4B 00020000000000000000 !rdCPU!
4C 00200000000000000000 !ldDWH!
4D 00000000000005000000 !mxBWn, ldBW!
4E 00000000000004000189 !ldAW, bruncnd, maddr80!
!PUSHB !
4F 00000000800000000000 !incSP!
50 51880000000000000000 !mxMAR2, mxMARn, ldMAR, mxMDRn, ldMDR!
51 00010000000000000000 !wrCPU!
52 00000000000000000189 !bruncnd, maddr80!
!PUSHW !
53 00000000800000000000 !incSP!
54 52880000000000000000 !mxMAR2, mxMARn, ldMAR, mxMDR1, ldMDR!
55 00010000000000000000 !wrCPU!
56 00000000800000000000 !incSP!
57 53880000000000000000 !mxMAR2, mxMARn, ldMAR, mxMDR1, mxMDRn, ldMDR!
58 00010000000000000000 !wrCPU!
59 00000000000000000189 !bruncnd, maddr80!
!LDIVTP !
5A 00000000000006000189 !mxAW1, ldAW, bruncnd, maddr80!
!STIVTP !
5B 00000000000008000189 !ldIVTP, bruncnd, maddr80!
!LDSP !
5C 00000000000005000189 !mxAWn, ldAW, bruncnd, maddr80!
!STSP !
5D 00000080000000000189 !ldSP, bruncnd, maddr80!
!ADD !
5E 0000000010100030000 !add, ldAB, ldC, ldV!
5F 0000000000000000C0189 !ldN, ldZ, bruncnd, maddr80!
!SUB !
60 00000000020100030000 !sub, ldAB, ldC, ldV!
61 0000000000000000C0189 !ldN, ldZ, bruncnd, maddr80!
!INC !
62 00000000040100030000 !inc, ldAB, ldC, ldV!
63 0000000000000000C0189 !ldN, ldZ, bruncnd, maddr80!
!DEC !
64 00000000080100030000 !dec, ldAB, ldC, ldV!
65 0000000000000000C0189 !ldN, ldZ, bruncnd, maddr80!
!AND !
66 00000000001100000000 !and, ldAB!
67 0000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr80!


```

```

! OR !
68 00000000002100000000 !or, ldAB!
69 0000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr80!
! XOR !
6A 00000000004100000000 !xor, ldAB!
6B 0000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr80!
! NOT !
6C 00000000008100000000 !not, ldAB!
6D 0000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr80!
! ASR, LSR, ROR i ROLC !
6E 0000000000800020000 !shr, ldC!
6F 00000000000000D0189 !ldN, ldZ, ldV, bruncnd, maddr80!
! ASL, LSL, ROL i ROLC !
70 0000000000400020000 !shl, ldC!
71 00000000000000D0189 !ldN, ldZ, ldV, bruncnd, maddr80!
! BEQL, ..., BLSSEU !
72 0000000000000000B89 !brnotbrpom, maddr80!
73 00005002300000000189 !mxADDA1, mxADDB1, mxADDB0, mxPC0, ldPC, bruncnd, maddr80!
! JMP !
74 00006000000000000189 !mxPC1, ldPC, bruncnd, maddr80!
! JSR !
75 00000000800000000000 !incSP!
76 54880000000000000000 !mxMAR2, mxMAR0, ldMAR, mxMDR2, ldMDR!
77 00010000000000000000 !wrCPU!
78 00000000800000000000 !incSP!
79 55880000000000000000 !mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR0, ldMDR!
7A 00010000000000000000 !wrCPU!
7B 00006000000000000189 !mxPC1, ldPC, bruncnd, maddr80!
! RTI !
7C 50800000400000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
7D 00020000000000000000 !rdCPU!
7E 0000000000000001000 !ldPSWL!
7F 50800000400000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
80 00020000000000000000 !rdCPU!
81 0000000000000002000 !ldPSWH!
! RTS !
82 50800000400000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
83 00020000000000000000 !rdCPU!
84 00100000000000000000 !ldDWL!
85 50800000400000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
86 00020000000000000000 !rdCPU!
87 00200000000000000000 !ldDWH!
88 00004000000000000000 !ldPC!
! Opsluživanje prekida !
89 0000000000000000C00 !brnptprekid, maddr00!
! Čuvanje konteksta procesora !
8A 00000000800000000000 !incSP!
8B 54880000000000000000 !mxMAR2, mxMAR0, ldMAR, mxMDR2, ldMDR!
8C 00010000000000000000 !wrCPU!
8D 00000000800000000000 !incSP!
8E 55880000000000000000 !mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR0, ldMDR!
8F 00010000000000000000 !wrCPU!
90 00000000800000000000 !incSP!
91 56880000000000000000 !mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR1, ldMDR!
92 00010000000000000000 !wrCPU!
93 00000000800000000000 !incSP!
94 57880000000000000000 !mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR1, mxMDR0, ldMDR!
95 00010000000000000000 !wrCPU!
! Utvrđivanje broja ulaza !
96 00000000000000800000 !ldBR!
! Utvrđivanje adrese prekidne rutine !
97 40800000000000000000 !mxMAR2, ldMAR!
98 00020000000000000000 !rdCPU!
99 00600000000000000000 !ldDWH, incMAR!
9A 00020000000000000000 !rdCPU!
9B 00100000000000000000 !ldDWL!
9C 00004000000000000100 !ldPC, bruncnd, maddr00!

```

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 51. Upravljačka jedinica se sastoji iz sledećih blokova: blok generisanje nove vrednosti mikroprogramskog brojača, blok mikroprogramski brojač, blok mikroprogramska memorija, blok prihvatni registar mikroinstrukcije i blok generisanje upravljačkih signala. Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.



Slika 51 Struktura upravljačke jedinice mikroprogramske realizacije

Blok generisanje nove vrednosti mikroprogramskog brojača se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač  $mPC_{7..0}$ . Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u

mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr**<sub>7...0</sub>, kombinacione mreže KMADR koja formira signale **adr**<sub>7...0</sub> i razreda CW<sub>72...79</sub> prihvatnog registra mikroinstrukcije CW<sub>0...79</sub>. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima **bropr** i **bradr** i to signali **opr**<sub>7...0</sub> ako signal **bropr** ima vrednost 1, signali **adr**<sub>7...0</sub> ako signal **bradr** ima vrednost 1 i signali CW<sub>72...79</sub> ako oba signala **bropr** i **bradr** imaju vrednost 0.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 27) za realizaciju višestrukog uslovnog skoka na adresi 30 mikroprograma (tabela 28). U zavisnosti od toga koji od signala **INTD**, **INTE**, ..., **RTS** ima vrednost 1 zavisi koja će od vrednosti iz tabele 27 da se pojavi na linijama **opr**<sub>7...0</sub>. S obzirom da se na adresi 30 mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje vrednost 1 signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 26) za realizaciju višestrukog uslovnog skoka na adresi 10 mikroprograma (tabela 28). U zavisnosti od toga koji od signala **dirreg**, **indreg**,..., **immed** ima vrednost 1 zavisi koja će od vrednosti iz tabele 26 da se pojavi tada na linijama **adr**<sub>7...0</sub>. S obzirom da se na adresi 10 mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje vrednost 1 signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**<sub>7...0</sub> prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije CW<sub>0...79</sub> u svojim razredima CW<sub>72...79</sub> sadrži vrednost za upis u mikroprogramski brojač mPC<sub>7...0</sub> za безусловne skokove (tabela 24) i uslovne skokove (tabela 25) u mikroprogramu (tabela 28). Signali višestrukih uslovnih skokova **bropr** i **bradr** imaju vrednost 1 samo prilikom izvršavanja mikroinstrukcija na adresama 30 i 10 mikroprograma, respektivno, a u svim ostalim situacijama imaju vrednost 0. S obzirom da nijedan od ova dva signala nema vrednost 1 prilikom izvršavanja mikroinstrukcija kojima se realizuju безусловni ili neki od uslovnih skokova u mikroprogramu, vrednost određena razredima CW<sub>72...79</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC<sub>7...0</sub>.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač mPC<sub>7...0</sub>. Mikroprogramski brojač mPC<sub>7...0</sub> svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač mPC<sub>7...0</sub> može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta **CLK**<sub>mPC</sub> vrši se uvećavanje sadržaja mikroprogramskog brojača mPC<sub>7...0</sub> za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije (tabela 28). Ovaj režim rada se obezbeđuje vrednošću 1 signala **inc**. Signal **inc** ima vrednost 1 ukoliko svi signali **bropr**, **bradr**, **brend** i **bruncnd** imaju vrednost 0. Signali **bropr**, **bradr**, **brend** i **bruncnd** normalno imaju vrednost 0 sem prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestrukih uslovnih skokova, безусловni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

U režimu skoka pri pojavi signala takta **CLK**<sub>mPC</sub> vrši se upis nove vrednosti u mikroprogramski brojač mPC<sub>7...0</sub> čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije (tabela 28). Ovaj režim rada se obezbeđuje vrednošću 1 signala **ld**. Signal **ld** ima vrednost 1 ukoliko jedan od signala **bropr**, **bradr**, **brend** i **bruncnd** ima vrednost 1. Signali **bropr**, **bradr**, **brend** i **bruncnd** normalno imaju

vrednost 0 sem prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestrukih uslovnih skokova, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

Mikroprogramski brojač  $mPC_{7...0}$  je dimenzionisan prema veličini mikroprograma (tabela 28). S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese 9C, usvojena je dužina mikroprogramskog brojača  $mPC_{7...0}$  od 8 bita.

Blok *mikroprogramska memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 80 bita, a kapacitet veličinom mikroprograma svih instrukcija procesora (tabela 28) i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača  $mPC_{7...0}$ .

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije  $CW_{0...79}$ . Prihvatni registar mikroinstrukcije  $CW_{0...79}$  služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije mMEM. Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi  $CW_{0...67}$  i  $CW_{68...71}$  se koriste u bloku *generisanje upravljačkih signala* za generisanje upravljačkih signala operacione jedinice i upravljačke jedinice, respektivno, dok se razredi  $CW_{72...79}$  koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikroprogramu u slučaju bezuslovnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta **CLK**. Signal takta **CLK** kasni za signalom takta  $CLK_{mPC}$  onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje na osnovu sadržaja razreda  $CW_{0...67}$  prihvatnog registra mikroinstrukcije generišu upravljačke signale operacione jedinice i na osnovu sadržaja razreda  $CW_{68...71}$  prihvatnog registra mikroinstrukcije i signala logičkih uslova **I1**, **I2**, ..., **prekid** koji dolaze iz operacione jedinice generišu upravljačke signale upravljačke jedinice.

Upravljački signali blokova operacione jedinice *oper* se daju posebno za svaki blok.

Upravljački signali bloka *bus* se generišu na sledeći način:

- $mxMAR_2 = CW_1$
- $mxMAR_1 = CW_2$
- $mxMAR_0 = CW_3$
- $ldMAR = CW_8$
- $incMAR = CW_9$
- $mxMDR_2 = CW_5$
- $mxMDR_1 = CW_6$
- $mxMDR_0 = CW_7$
- $ldMDR = CW_{12}$
- $rdCPU = CW_{14}$
- $wrCPU = CW_{15}$
- $ldDWH = CW_{10}$
- $ldDWL = CW_{11}$

Upravljački signali bloka *fetch* se generišu na sledeći način:

- $mxPC_1 = CW_{18}$
- $mxPC_0 = CW_{19}$
- $ldPC = CW_{17}$

- **incPC** = CW<sub>16</sub>
- **ldIR0** = CW<sub>20</sub>
- **ldIR1** = CW<sub>21</sub>
- **ldIR2** = CW<sub>22</sub>
- **ldIR3** = CW<sub>23</sub>

Upravljački signali bloka *addr* se generišu na sledeći način:

- **ldGPRAR** = CW<sub>28</sub>
- **incGPRAR** = CW<sub>29</sub>
- **mxGPR** = CW<sub>26</sub>
- **wrGPR** = CW<sub>27</sub>
- **ldSP** = CW<sub>24</sub>
- **incSP** = CW<sub>32</sub>
- **decSP** = CW<sub>33</sub>
- **mxADDA<sub>1</sub>** = CW<sub>30</sub>
- **mxADDA<sub>0</sub>** = CW<sub>31</sub>
- **mxADDB<sub>1</sub>** = CW<sub>34</sub>
- **mxADDB<sub>0</sub>** = CW<sub>35</sub>
- **ldCW** = CW<sub>25</sub>

Upravljački signali bloka *exec* se generišu na sledeći način:

- **mxAB** = CW<sub>46</sub>
- **ldAB** = CW<sub>47</sub>
- **shr** = CW<sub>44</sub>
- **shl** = CW<sub>45</sub>
- **mxBB<sub>1</sub>** = CW<sub>50</sub>
- **mxBB<sub>0</sub>** = CW<sub>51</sub>
- **ldBB** = CW<sub>49</sub>
- **mxAW<sub>1</sub>** = CW<sub>54</sub>
- **mxAW<sub>0</sub>** = CW<sub>55</sub>
- **ldAW** = CW<sub>53</sub>
- **mxBW<sub>1</sub>** = CW<sub>58</sub>
- **mxBW<sub>0</sub>** = CW<sub>59</sub>
- **ldBW** = CW<sub>57</sub>
- **stPSWI** = CW<sub>65</sub>
- **clPSWI** = CW<sub>64</sub>
- **ldN** = CW<sub>60</sub>
- **ldZ** = CW<sub>61</sub>
- **ldC** = CW<sub>62</sub>
- **ldV** = CW<sub>63</sub>
- **ldPSWL** = CW<sub>67</sub>
- **ldPSWH** = CW<sub>66</sub>
- **add** = CW<sub>39</sub>
- **sub** = CW<sub>38</sub>
- **inc** = CW<sub>37</sub>
- **dec** = CW<sub>36</sub>
- **and** = CW<sub>43</sub>
- **or** = CW<sub>42</sub>



- **xor** =  $CW_{41}$
- **not** =  $CW_{40}$

Upravljački signali bloka *intr* se generišu na sledeći način:

- **ldIVTP** =  $CW_{48}$
- **ldBR** =  $CW_{56}$

Upravljački signali upravljačke jedinice *uprav* se generišu na sledeći način:  
 $CW_{68} \cdot CW_{69} \cdot CW_{70} \cdot CW_{71}$

- **bradr** =  $CW_{68} \cdot CW_{69} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **bropr** =  $CW_{68} \cdot CW_{69} \cdot CW_{70} \cdot \overline{CW_{71}}$
- **bruncnd** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot CW_{71}$
- **brncnd** =  $\overline{brnotSTART} \cdot \overline{START} + \overline{brl1} \cdot \overline{l1} + \overline{brl2\_brnch} \cdot \overline{l2\_brnch} + \overline{brl2\_arlog} \cdot \overline{l2\_arlog} + \overline{brl3\_jump} \cdot \overline{l3\_jump} + \overline{brl3\_arlog} \cdot \overline{l3\_arlog} + \overline{brstore} \cdot \overline{store} + \overline{brLDW} \cdot \overline{LDW} + \overline{brdirreg} \cdot \overline{dirreg} + \overline{brnotbrpom} \cdot \overline{brpom}$
- **brnotSTART** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot CW_{70} \cdot \overline{CW_{71}}$
- **brl1** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brl2\_brnch** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brl2\_arlog** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brl3\_jump** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brl3\_arlog** =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brstore** =  $CW_{68} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brLDW** =  $CW_{68} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brdirreg** =  $CW_{68} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brnotpom** =  $CW_{68} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- **brnotprekid** =  $CW_{68} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice *oper* i to:

- **START** — blok *exec*,
- **l1** — blok *fetch*,
- **l2\_brnch** — blok *fetch*,
- **l2\_arlog** — blok *fetch*,
- **l3\_jump** — blok *fetch*,
- **l3\_arlog** — blok *fetch*,
- **store** — blok *fetch*,
- **LDW** — blok *fetch*,
- **dirreg** — blok *fetch*,
- **brpom** — blok *exec*
- **prekid** — blok *intr*



# 4 LITERATURA

1. Lazić, B., *Logičko projektovanje računara*, Nauka—Elektrotehnički fakultet, Beograd, Srbija, Jugoslavija, **1994**
2. Živković, D., Popović, D., *Impulsna i digitalna elektronika*, Nauka—Elektrotehnički fakultet, Beograd, Srbija, Jugoslavija, **1992**.
3. Aleksić, T., *Računari—organizacija i arhitektura*, Naučna knjiga, Beograd, Srbija, Jugoslavija, **1985**.
4. Stallings, W., *Computer Organization and Architecture*, Prentice-Hall, Englewood Cliffs, New Jersey, USA, **1996**.
5. Patterson, D., Hennessy, J., Goldberg, D., *Computer Architecture—A Quantitative Approach*, Morgan Kaufmann Publishers Inc., San Francisco, California, USA, **1996**.
6. Flynn, M., *Computer Architecture: Pipelined and Parallel Processor Design*, Jones and Bartlett, USA, **1995**
7. J. Djordjevic, A. Milenkovic, N. Grbanovic, “*An Integrated Educational Environment for Teaching Computer Architecture and Organisation*,” IEEE MICRO, May 2000. pp. 66-74.
8. J. Djordjevic, M. Bojovic, A. Milenković, *An Integrated Educational Environment for Computer Architecture and Organisation*, Proceedings of the Symposium on Education and Employment, France, September, 1998.
9. J. Djordjevic, A. Milenkovic, S. Prodanovic “*A Hierarchical Memory System Environment*,” IEEE TC Computer Architecture Newsletter, March 1999.
10. J. Đorđević, B. Nikolić, *Vizuelni simulator edukacionog računara*, Zbornik radova IT 2001, Žabljak, Jugoslavija, Mart 2001.
11. J. Djordjevic, R. N. Ibbett, M. R. Barbacci, *Evaluation of computer architectures using ISPS*, Proc. of IEE, Vol. 127, Pt. E. No. 4, pp. 126-131, July 1980.
12. J. Djordjevic, M. R. Barbacci, B. Hosler, *A PMS Level Notation for the Description and Simulation of Digital Systems*, The Computer Journal, Vol. 28, No. 4, pp. 357-365, 1985.
13. S. Miladinović, J. Đorđević, A. Milenković, *Programski sistem za grafički opis i simulaciju digitalnih sistema*, Zbornik radova ETRAN 1997, Zlatibor, Jugoslavija, Jun 1997.
14. N. Grbanovic, J. Djordjevic, B. Nikolić, *The Software Package Of An Educational Computer System*, prijavljen za objavljivanje u IJEEE, England, October, 2002.
15. J. Đorđević, B. Nikolić, *Neki Aspekti Realizacije Vizuelnog Simulatora Edukacionog Računara*, , Zbornik radova IT 2001, Žabljak, Jugoslavija, Mart 2001.
16. J. Đorđević, T. Borozan, B. Nikolić, *Softversko okruženje za simulaciju računara*, Zbornik radova ETRAN 2001, Bukovička Banja, Jugoslavija, Jun 2001.
17. J. Djordjevic, A. Milenkovic, I. Todorovic, D. Marinov, “*CALCAS: A Computer Architecture Learning and Knowledge Assessment System*,” IEEE TC Computer Architecture Newsletter, March 1999.

18. A. Milenkovic, Nikolić, B., J. Djordjevic, "CASTLE, *Computer Architecture Self-Testing and Learning System*," WCAE 2002, Workshop on Computer Architecture Education, Anchorage, Alaska, May 26, 2002.

19. Đorđević, J., *Priručnik iz arhitekture računara*, Elektrotehnički fakultet, Beograd, **1997**.

20. Đorđević, J., *Priručnik iz arhitekture i organizacije računara*, Elektrotehnički fakultet, Beograd, **1997**.

21. Đorđević, J., Grbanović, N., Nikolić, B., *Arhitektura računara, Edukacioni računarski sistem, Priručnik za simulaciju sa zadacima*, Elektrotehnički fakultet, Beograd, **2002**.

1  
2