

**JOVAN ĐORĐEVIĆ**

**ARHITEKTURA I  
ORGANIZACIJA  
RAČUNARA**

**RAČUNARSKI SISTEM ZA RAD U  
LABORATORIJI**

**ARHITEKTURA I ORGANIZACIJA  
RAČUNARSKOG SISTEMA**

**BGD, 2011.**



# SADRŽAJ

<b>SADRŽAJ.....</b>	<b>I</b>
<b>1 KONFIGURACIJA SISTEMA.....</b>	<b>1</b>
<b>2 ARHITEKTURA SISTEMA.....</b>	<b>5</b>
2.1 PROCESOR .....	5
2.1.1 Programski dostupni registri.....	5
2.1.2 Tipovi podataka.....	6
2.1.3 Format instrukcija .....	6
2.1.3.1 Format bezadresnih instrukcija .....	7
2.1.3.2 Format instrukcije prekida .....	7
2.1.3.3 Format instrukcija relativnog skoka – B format .....	7
2.1.3.4 Format instrukcija apsolutnog skoka – J format.....	7
2.1.3.5 Format jednoadresnih registarskih instrukcija – R format.....	7
2.1.3.6 Format jednoadresnih neposrednih instrukcija – IB format .....	8
2.1.3.7 Format jednoadresnih instrukcija – IW format.....	8
2.1.3.8 Format jednoadresnih memorijskih instrukcija – AP format.....	8
2.1.4 Načini adresiranja.....	8
2.1.5 Skup instrukcija .....	10
2.1.5.1 Opis instrukcija .....	10
2.1.5.1.1 Instrukcija bez dejstva.....	10
2.1.5.1.2 Instrukcija zaustavljanja.....	10
2.1.5.1.3 Instrukcije skoka.....	10
2.1.5.1.3.1 Instrukcije uslovnog skoka .....	10
2.1.5.1.3.2 Instrukcija bezuslovnog skoka.....	11
2.1.5.1.3.3 Instrukcije skoka na potprogram i povratka iz potprograma.....	11
2.1.5.1.3.4 Instrukcije prekida i povratka iz prekidne rutine .....	11
2.1.5.1.4 Instrukcije prenosa.....	11
2.1.5.1.5 Aritmetičke instrukcije.....	12
2.1.5.1.6 Logičke instrukcije.....	13
2.1.5.1.7 Instrukcije pomeranja i rotiranja .....	13
2.1.5.1.8 Instrukcije postavljanja indikatora u PSW .....	14
2.1.5.2 Kodiranje instrukcija.....	14
2.1.6 Mehanizam prekida .....	17
2.2 MEMORIJA .....	20
2.3 ULAZNO/IZLAZNI UREĐAJI.....	20
2.3.1 Registri kontrolera bez direktnog pristupa memoriji.....	20
2.3.2 Registri kontrolera sa direktnim pristupom memoriji.....	22
2.3.3 Registri kontrolera za generisanje impulsa .....	24
<b>3 MAGISTRALA .....</b>	<b>27</b>
<b>4 PROCESOR .....</b>	<b>31</b>
4.1 OPERACIONA JEDINICA .....	31
4.1.1 Blok bus .....	32
4.1.2 Blok fetch.....	36
4.1.3 Blok addr .....	39
4.1.4 Blok exec.....	43
4.1.5 Blok intr .....	52
4.2 UPRAVLJAČKA JEDINICA.....	57
4.2.1 Dijagram toka izvršavanja instrukcija .....	57
4.2.2 Algoritam generisanja upravljačkih signala .....	59
4.2.3 Struktura upravljačke jedinice.....	94
<b>5 MEMORIJA.....</b>	<b>115</b>

5.1	OPERACIONA JEDINICA.....	115
5.2	UPRAVLJAČKA JEDINICA .....	117
5.2.1	<i>Dijagram toka operacija.....</i>	117
5.2.2	<i>Algoritam generisanja upravljačkih signala.....</i>	118
5.2.3	<i>Struktura upravljačke jedinice.....</i>	119
<b>6</b>	<b>ULAZNO/IZLAZNI UREĐAJI.....</b>	<b>121</b>
6.1	PERIFERIJA.....	121
6.1.1	<i>Operaciona jedinica .....</i>	121
6.1.2	<i>Upravljačka jedinica.....</i>	122
6.1.2.1	<i>Dijagram toka operacija.....</i>	122
6.1.2.2	<i>Algoritam generisanja upravljačkih signala.....</i>	123
6.1.2.3	<i>Struktura upravljačke jedinice .....</i>	124
6.2	KONROLER PERIFERIJE BEZ DIREKTNOG PRISTUPA MEMORIJI.....	125
6.2.1	<i>Operaciona jedinica .....</i>	126
6.2.1.1	<i>Blok registri .....</i>	127
6.2.1.2	<i>Blok interfejs .....</i>	129
6.2.2	<i>Upravljačka jedinica.....</i>	131
6.2.2.1	<i>Upravljačka jedinica magistrale .....</i>	132
6.2.2.1.1	<i>Dijagram toka operacija .....</i>	132
6.2.2.1.2	<i>Algoritam generisanja upravljačkih signala.....</i>	134
6.2.2.1.3	<i>Struktura upravljačke jedinice .....</i>	137
6.2.2.2	<i>Upravljačka jedinica periferije .....</i>	139
6.2.2.2.1	<i>Dijagram toka operacija .....</i>	139
6.2.2.2.2	<i>Algoritam generisanja upravljačkih signala.....</i>	142
6.2.2.2.3	<i>Struktura upravljačke jedinice .....</i>	144
6.3	KONTROLER PERIFERIJE SA DIREKTNIM PRISTUPOM MEMORIJI.....	147
6.3.1	<i>Operaciona jedinica .....</i>	148
6.3.1.1	<i>Blok registri .....</i>	149
6.3.1.2	<i>Blok interfejs .....</i>	153
6.3.2	<i>Upravljačka jedinica.....</i>	156
6.3.2.1	<i>Upravljačka jedinica magistrale .....</i>	157
6.3.2.1.1	<i>Dijagram toka operacija .....</i>	157
6.3.2.1.2	<i>Algoritam generisanja upravljačkih signala.....</i>	159
6.3.2.1.3	<i>Struktura upravljačke jedinice .....</i>	161
6.3.2.2	<i>Upravljačka jedinica periferije .....</i>	164
6.3.2.2.1	<i>Dijagram toka operacija .....</i>	164
6.3.2.2.2	<i>Algoritam generisanja upravljačkih signala.....</i>	166
6.3.2.2.3	<i>Struktura upravljačke jedinice .....</i>	168
6.3.2.3	<i>Upravljačka jedinica memorije .....</i>	171
6.3.2.3.1	<i>Dijagram toka operacija .....</i>	171
6.3.2.3.2	<i>Algoritam generisanja upravljačkih signala.....</i>	176
6.3.2.3.3	<i>Struktura upravljačke jedinice .....</i>	182
6.4	KONTROLER ZA GENERISANJE IMPULSA.....	185
6.4.1	<i>Operaciona jedinica .....</i>	185
6.4.2	<i>Upravljačka jedinica.....</i>	188
6.4.2.1	<i>Upravljačka jedinica magistrale .....</i>	188
6.4.2.1.1	<i>Dijagram toka operacija .....</i>	188
6.4.2.1.2	<i>Algoritam generisanja upravljačkih signala.....</i>	189
6.4.2.1.3	<i>Struktura upravljačke jedinice .....</i>	191
6.4.2.2	<i>Upravljačka jedinica generisanja impulsa .....</i>	192
6.4.2.2.1	<i>Dijagram toka operacija .....</i>	192
6.4.2.2.2	<i>Algoritam generisanja upravljačkih signala.....</i>	192
6.4.2.3	<i>Struktura upravljačke jedinice .....</i>	193
<b>7</b>	<b>LITERATURA .....</b>	<b>195</b>

# 1 KONFIGURACIJA SISTEMA

Računarski sistem sadrži sledeće module: procesor **CPU**, memoriju **MEM**, ulazno/izlazne uređaje **U/I1** do **U/I7** i uređaj za kontrolu ispravnosti rada sistema **FAULT**. Procesor, memorija i ulazno/izlazni uređaji su međusobno povezani sistemskom magistralom **BUS** (slika 1). Moduli računarskog sistema rade sinhrono na isti signal takta **CLK**.

Arhitektura procesora od programske dostupnosti registara ima registre opšte namene. Tipovi podataka sa kojima se radi su celobrojne 8-mo bitne veličine sa znakom i bez znaka. Format instrukcija je jednoodresni. Načini adresiranja uključuju registarsko direktno, registarsko indirektno, memorijsko direktno, memorijsko indirektno, registarsko indirektno sa pomerajem, bazno indeksno sa pomerajem, PC relativno sa pomerajem i neposredno adresiranje. Skup instrukcija uključuje instrukcije prenosa, aritmetičke instrukcije, logičke instrukcije, instrukcije pomeranja i rotiranja kao i instrukcije skoka. Prekidi uključuju unutrašnje i spoljašnje prekide sa maskiranjem i prioritiranjem prekida, pri čemu se kontekst procesora se čuva na steku, a adresa prekidne rutine utvrđuje tehnikom vektorisanog mehanizma prekida.

Organizacija procesora je tako odabrana da je čine dve odvojene jedinice i to operaciona jedinica i upravljačka jedinica. Operaciona jedinica se sastoji od blokova povezivanje na magistralu, čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacija i opsluživanje prekida, međusobno povezanih direktnim vezama. Upravljačka jedinica je realizovana tehnikom ožičene realizacije sa brojačem koraka i dekoderom.

Procesor po linijama **intr<sub>1</sub>** do **intr<sub>7</sub>** dobija signale maskirajućih zahteva za prekid od ulazno/izlaznih uređaja **U/I1** do **U/I7**, respektivno. Procesor po liniji **inm** dobija signal nemaskirajućeg zahteva za prekid od uređaja za kontrolu ispravnosti rada sistema **FAULT**. Procesor po liniji **hreq** dobija signal zahteva korišćenja magistrale od ulazno/izlaznog uređaja **U/I2**, a po liniji **hack** šalje signal dozvole korišćenja magistrale ulazno/izlaznom uređaju **U/I2**.


Memorija je kapaciteta 60K 8-mo bitnih reči.

Ulazno/izlaznih uređaja ima 7. Ulazno/izlazni uređaj **U/I1** se sastoji od periferije i kontrolera bez direktnog pristupa memoriji povezanih paralelnim interfejsom. Ulazno/izlazni uređaj **U/I2** se sastoji od periferije i kontrolera za direktnim pristupom memoriji povezanih paralelnim interfejsom. Ulazno/izlazni uređaj **U/I3** se sastoji od periferije i kontrolera bez direktnog pristupa memoriji povezanih serijskim interfejsom. Ulazno/izlazni uređaji **U/I4** do **U/I7** se sastoje samo od kontrolera za generisanje impulsa.

Uređaj za kontrolu ispravnosti rada sistema **FAULT** generiše nemaskirajući prekid **inm** u slučaju otkrivanja neke neispravnosti.

Procesor, memorija i ulazno/izlazni uređaji su povezani asinhronom sistemskom magistralom koju čine adresne linije **ABUS<sub>15...0</sub>**, linije podataka **DBUS<sub>7...0</sub>** i upravljačke linije **RDBUS**, **WRBUS** i **FCBUS**. Na magistrali mogu da se realizuju ciklus čitanja i ciklus upisa. Procesor realizuje cikluse čitanja prilikom čitanja instrukcija i podataka iz memorije i prilikom čitanja statusnih informacija i podataka iz registara kontrolera ulazno/izlaznih uređaja. Procesor realizuje cikluse upisa prilikom upisa podataka u memoriju i prilikom upisa upravljačkih informacija i podataka u registare kontrolera ulazno/izlaznih uređaja.

Ulagno/izlagni uređaj sa kontrolerom za direktni pristup memoriji realizuje ciklus čitanja sa memorijom prilikom prenosa iz memorije u uređaj i ciklus upisa sa memorijom prilikom prenosa iz uređaja u memoriju.



Slika 1 Konfiguracija sistema

Uredaj koji započinje neki ciklusa na magistrali naziva se gazda, a uređaj koji realizuje ciklus sluga. Pri ciklusu čitanja gazda šalje adresu na adresne linije **ABUS<sub>15..0</sub>** i signalom na upravljačkoj liniji **RDBUS** startuje čitanje u slugi. Po završenom čitanju sluga šalje očitani podatak na linije podataka **DBUS<sub>7..0</sub>** i signalom na upravljačkoj liniji **FCBUS** signalizira

gazdi da je čitanje završeno i da je podatak raspoloživ. Pri ciklusu upisa gazda šalje adresu na adresne linije  $ABUS_{15\ldots 0}$ , podatak na linije podataka  $DBUS_{17\ldots 0}$  i signalom na upravljačkoj liniji **WRBUS** startuje upis u slugi. Po završenom upisu sluga signalom na upravljačkoj liniji **FCBUS** signalizira gazdi da je upis završen.

Kako gazde na magistrali mogu da budu procesor i ulazno/izlazni uređaj sa kontrolerom za direktni pristup memoriji, postoji potreba za arbitracijom među njima. Usvojen je pristup kod koga procesor ima ulogu arbitratora. Ulazno/uzlazni uređaj pre realizacije ciklusa na magistrali u kome je gazda signalom **hreq** traži dozvolu korišćenja magistrale od procesora, a procesor mu signalom **hack** daje dozvolu.



# 2 ARHITEKTURA SISTEMA

U ovoj glavi se razmatra arhitektura računarskog sistema. Pri tome se pod arhitekturom računarskog sistema podrazumevaju svi oni njegovi elementi koji treba da budu poznati da bi za njega mogao da se napiše asemblerski program koji će se uspešno izvršavati i uvek davati isti rezultat bez obzira na to kako je dati računarski sistem realizovan. U okviru arhitekture računarskog sistema razmatraju se arhitekture procesora, memorije i ulazno/izlaznih uređaja.

## 2.1 PROCESOR

Arhitekturu procesora čine:

- programski dostupni registri,
- tipovi podataka,
- formati instrukcija,
- načini adresiranja,
- skup instrukcija i
- mehanizam prekida.

U daljem tekstu biće razmotren svaki od ovih elemenata arhitekture procesora.

### 2.1.1 Programski dostupni registri

Programski dostupni registri procesora su:

- programski brojač PC,
- akumulator AB,
- akumulator AW,
- 32 registra opšte namene GPR,
- ukazivač na vrh steka SP,
- programska statusna reč PSW,
- registar maske IMR i
- ukazivač na tabelu adresa prekidnih rutina IVTP.

Registar PC je standardni 16-to razredni programski brojač procesora. Adrese generisane na osnovu vrednosti registra PC su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od  $2^{16}$  8-mo bitnih reči.

Registar AB je 8-mo razredni akumulator za operacije prenosa, aritmetičke operacije, logičke operacije i operacije pomeranja i rotiranja nad 8-mo bitnim veličinama u kojima se koristi kao implicitno izvoriste i ili odredište operanda.

Registar AW je 16-to razredni akumulator za operacije prenosa 16-to bitnih veličina u kojima se koristi kao implicitno izvoriste ili odredište operanda.

32 registra opšte namene su 16-to razredni registri koji se koriste kao registri podataka kod direktnog registarskog adresiranja, adresni registri kod registarskog indirektnog adresiranja, bazno/indeksni registri kod registarskog indirektnog adresiranja sa pomerajem, i bazni i indeksni registri kod bazno/indeksnog adresiranja sa pomerajem. Donjih osam razreda ovih registara se koristi kod direktnog registarskog adresiranja u operacijama za rad sa 8-mo bitnim veličinama.

Registrar SP je standardan 16-to razredni ukazivač na vrh steka. Stek je organizovan u operativnoj memoriji i raste prema višim adresama. Registrar SP ukazuje na poslednju zauzetu lokaciju na steku. Adrese generisane na osnovu vrednosti registra SP su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od  $2^{16}$  8-mo bitnih reči.

Registrar PSW je standardna 16-to razredni programska statusna reč procesora čiji razredi, koji se obično nazivaju indikatori, sadrže bitove statusnog i upravljačkog karaktera (slika 2).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I	T	-	-	-	-	-	-	-	L <sub>2</sub>	L <sub>1</sub>	L <sub>0</sub>	V	C	Z	N

Slika 2 Struktura registra PSW

Bitovi statusnog karaktera su:

- N—bit (indikator *negative*) koji se postavlja na 1 kada je rezultat operacije negativan,
- Z—bit (indikator *zero*) koji se postavlja na 1 kada je rezultat operacije nula,
- C—bit (indikator *carry/borrow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prenos/pozajmica u aritmetici celobrojnih veličina bez znaka,
- V—bit (indikator *overflow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prekoračenje u aritmetici celobrojnih veličina sa znakom i
- L<sub>2</sub>, L<sub>1</sub>, L<sub>0</sub>—bitovi (indikatori *level*) kojima se pamti nivo prioriteta tekućeg programa.

Bitovi upravljačkog karaktera su:

- T—bit (indikator *trap*) koji se postavlja na 1 kada se zada režim rada procesora sa prekidom posle svake instrukcije i
- I—bit (indikator *interrupt*) koji se postavlja na 1 kada se zada režim rada procesora sa prihvatanjem maskirajućih prekida.

Bitovi statusnog karaktera N, Z, C i V se postavljaju hardverski na osnovu rezultata izvršavanja instrukcija. Bitovi statusnog karaktera L<sub>2</sub> do L<sub>0</sub> se postavljaju hardverski u okviru opsluživanja prekida i softverski kao rezultat izvršavanja instrukcije povratak iz prekidne rutine. Bitovi upravljačkog karaktera I i T se postavljaju softverski kao rezultat izvršavanja posebnih instrukcija, hardverski u okviru opsluživanja prekida i softverski kao rezultat izvršavanja instrukcije povratak iz prekidne rutine.

Registrar IMR je standardni 16-to razredni registar maske za selektivno maskiranje maskirajućih prekida. Koriste se samo razredi 7 do 1 koji su dodeljeni prekidima koji dolaze po linijama 7 do 1 od ulazno/izlaznih uređaja, respektivno.

Registrar IVTP je standardni 16-to razredni ukazivač na tabelu adresa prekidnih rutina koja se koristi u okviru vektorisanog mehanizma prekida. Adresa generisana na osnovu vrednosti registra IVTP je adresa 8-mo bitne reči.

### 2.1.2 Tipovi podataka

Tipovi podataka koji se koriste u ovom procesoru su celobrojne 8-mo bitne veličine sa znakom i bez znaka, 8-mo bitne binarne reči i 16-to bitne binarne reči. Celobrojne 8-mo bitne veličine sa znakom i bez znaka se koriste kod operacije prenosa, aritmetičkih operacija i operacija pomeranja i rotiranja nad 8-mo bitnim veličinama, 8-mo bitne binarne reči se koriste kod logičkih operacija i operacija pomeranja i rotiranja i 16-to bitne binarne reči se koriste kod operacija prenosa.

### 2.1.3 Formati instrukcija


U procesoru se koriste sledeći formati instrukcija:

- format bezadresnih instrukcija,

- format instrukcije prekida,
- format instrukcija relativnog skoka – B format,
- format instrukcija apsolutnog skoka – J format,
- format jednoadresnih registarskih instrukcija – R format,
- format jednoadresnih neposrednih instrukcija – IB format,
- format jednoadresnih neposrednih instrukcija – IW format i
- format jednoadresnih memorijskih instrukcija – AP format.

### 2.1.3.1 Format bezadresnih instrukcija

Format ovih instrukcija je dat na slici 3.




Slika 3 Format bezadresnih instrukcija

Poljem OC se specificira operacija koja se izvršava kao i registri koji se eventualno implicitno koriste.

### 2.1.3.2 Format instrukcije prekida

Format ove instrukcije je dat na slici 4.




Slika 4 Format instrukcije prekida

Poljem OC se specificira operacija prekida, a poljem BR broj ulaza u tabelu sa adresama prekidnih rutina. Broj ulaza je 8-mo bitna celobrojna veličina bez znaka.

### 2.1.3.3 Format instrukcija relativnog skoka – B format

Format ovih instrukcija je dat na slici 5.



Slika 5 Format instrukcija relativnog skoka – B format

Poljem OC se specificira operacija koja se izvršava, a poljem DISP pomeraj koji se sabира sa PC da bi se dobila adresa skoka. Pomeraj je 8-mo bitna celobrojna veličina sa znakom.

### 2.1.3.4 Format instrukcija apsolutnog skoka – J format

Format ovih instrukcija je dat na slici 6.




Slika 6 Format instrukcija relativnog skoka – J format

Poljem OC se specificira operacija koja se izvršava, a poljima DISPH i DISPL 8 starijih i 8 mlađih bitova 16-to bitne adrese skoka.

### 2.1.3.5 Format jednoadresnih registarskih instrukcija – R format

Format ovih instrukcija je dat na slici 7.



Slika 7 Format jednoadresnih registarskih instrukcija – R format

Poljem OC se specificira kod operacije jednoadresne instrukcije, polje AM registarsko direktno ili registarsko indirektno adresiranje i poljem GPR jedan od 32 registra opšte namene.

#### 2.1.3.6 Format jednoadresnih neposrednih instrukcija – IB format

Format ovih instrukcija je dat na slici 8.

7	0 7	5 4	0 7	0
OC	AM	GPR	IMM8	

Slika 8 Format jednoadresnih instrukcija – IB format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 8-mo bitnim veličinama, polje AM neposredno adresiranje, polje GPR se ne koristi i poljem IMM8 neposredna 8-mo bitna veličina.

#### 2.1.3.7 Format jednoadresnih instrukcija – IW format

Format ovih instrukcija je dat na slici 9.

7	0 7	5 4	0 7	0 7	0
OC	AM	GPR	IMM16H	IMM16L	

Slika 9 Format jednoadresnih instrukcija – IW format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 16-to bitnim veličinama, polje AM neposredno adresiranje, polje GPR se ne koristi i poljima IMM16H i IMM16L 8 starijih i 8 mlađih bitova neposredne 16-to bitne veličine.

#### 2.1.3.8 Format jednoadresnih memorijskih instrukcija – AP format

Format ovih instrukcija je dat na slici 10.

7	0 7	5 4	0 7	0 7	0
OC	AM	GPR	HIGH	LOW	

Slika 10 Format jednoadresnih instrukcija – AP format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 8-mo bitnim veličinama, polje AM memorijsko direktno, memorijsko indirektno, registarsko indirektno sa pomerajem, bazno indeksno i PC relativno adresiranje. Polje GPR se ne koristi kod memorijskog direktnog i memorijsko indirektnog adresiranja dok kod registarsko indirektnog sa pomerajem, bazno indeksnog i PC relativnog adresiranje predstavlja registar opšte namene. Polja HIGH i LOW predstavljaju 8 starijih i 8 mlađih bitova 16-to bitne veličine koja predstavlja memoriju adresu za memorijsko direktno i memorijsko indirektno adresiranje i 16-to bitni pomeraj za registarsko indirektno sa pomerajem, bazno indeksno i PC relativno adresiranje.

### 2.1.4 Načini adresiranja

Procesor poseduje 8 različitih načina adresiranja. Kodiranje polja AM za različite načine adresiranja i nazivi načina adresiranja dati su u tabeli 1.

Registarsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednom od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 2.1.3.5). Registar opšte namene je specificiran poljem GPR. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 16-to bitnim veličinama ili 8-mo bitnim veličinama koristi se svih 16 ili 8 nižih razreda registra.

Registarsko indirektno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi određenoj sadržajem jednog od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 2.1.3.5). Polje GPR specificira registar opšte namene. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Tabela 1 Načini adresiranja

AM	Načini adresiranja
000	registarsko direktno
001	registarsko indirektno
010	memorijsko direktno
011	memorijsko indirektno
100	registarsko indirektno sa pomerajem
101	bazno indeksno sa pomerajem
110	PC relativno sa pomerajem
111	neposredno

Memorijsko direktno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi datoj u samoj instrukciji. Instrukcija sa registarskim direktnim adresiranjem ima AP format (poglavlje 2.1.3.8). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova adrese. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Memorijsko indirektno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi određenoj sadržajem memorijske lokacije čija je adresa data u samoj instrukciji. Instrukcija sa memorijskim indirektnim adresiranjem ima AP format (poglavlje 2.1.3.8). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova adrese sa koje se čita adresa operanda. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Registarsko indirektno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja jednog od registara opšte namene i pomeraja. Instrukcija sa registarskim indirektnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.8). Polje GPR specificira registar opšte namene. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Bazno indeksno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja dva registara opšte namene i pomeraja. Instrukcija sa baznim indeksnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.8). Polje GPR specificira adresu sa koje se čita registar opšte namene koji se koristi kao bazni registar, dok se registar opšte namene koji se koristi kao indeksni registar čita sa prve sledeće adrese. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

PC relativno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja programskog brojača PC i pomeraja. Instrukcija sa PC relativnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.8). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U

zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Neposredno adresiranje je adresiranje kod koga se operand nalazi u samoj instrukciji. Instrukcija sa neposrednim adresiranjem u zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama ima IB format (poglavlje 2.1.3.6) ili IW format (poglavlje 2.1.3.7). U oba slučaja polje GPR se ne koristi. U slučaju IB formata polje IMM8 predstavlja 8-mo bitni podatak, a u slučaju IW formata polja IMM16H i IMM16L sadrže starijih 8 i mlađih 8 bitova 16-to bitnog podatka.

## 2.1.5 Skup instrukcija

U ovom poglavlju se, najpre, daje opis instrukcija, a zatim tabelarni pregled kodiranja instrukcija.

### 2.1.5.1 Opis instrukcija

Instrukcije procesora se mogu svrstati u sledećih osam grupa:

- instrukcija bez dejstva,
- instrukcija zaustavljanja,
- instrukcije skoka,
- instrukcije prenosa,
- aritmetičke instrukcije,
- logičke instrukcije,
- instrukcije pomeranja i rotiranja,
- instrukcije postavljanja indikatora u PSW,

#### 2.1.5.1.1 Instrukcija bez dejstva

Instrukcija **NOP** ne proizvodi nikakvo dejstvo. Format ove instrukcije je dat u poglavlju 2.1.3.1. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

#### 2.1.5.1.2 Instrukcija zaustavljanja

Instrukcija **HALT** zaustavlja izvršavanje instrukcija. Format ove instrukcije je dat u poglavlju 2.1.3.1. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

#### 2.1.5.1.3 Instrukcije skoka

Instrukcije skoka se svrstavaju u sledeće grupe:

- instrukcije uslovnog skoka,
- instrukcije bezuslovnog skoka,
- instrukcije skoka na potprogram i povratka iz potprograma i
- instrukcija prekida i povratka iz prekidne rutine

#### 2.1.5.1.3.1 Instrukcije uslovnog skoka

Instrukcije uslovnog skoka **BEQL disp**, **BNEQL disp**, **BNEG disp**, **BNNEG disp**, **BOVF disp**, **BNOVF disp**, **BCAR disp**, **BNCAR disp**, **BGRT disp**, **BGRTE disp**, **BLSS disp**, **BLSSE disp**, **BGRTU disp**, **BGRTEU disp**, **BLSSU disp** i **BLSSEU disp** realizuju relativni skok sa pomerajem *disp* u odnosu na programski brojač PC ukoliko je uslov specificiran kodom operacije ispunjen (tabela 2). Pomeraj *disp* je 8-mo bitna celobrojna veličina sa znakom. Format ovih instrukcija je dat u poglavlju 2.1.3.3. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Tabela 2 Instrukcije uslovnog skoka

Instrukcija	Značenje	Uslov
BEQL	skok na jednako	$Z = 1$
BNEQ	skok na nejednako	$Z = 0$
BNEG	skok na $N = 1$	$N = 1$
BNNG	skok na $N = 0$	$N = 0$
BOVF	skok na $V = 1$	$V = 1$
BNVF	skok na $V = 0$	$V = 0$
BCR	skok na $C = 1$	$C = 1$
BNCR	skok na $C = 0$	$C = 0$
BGRT	skok na veće nego (sa znakom)	$(N \oplus V) \vee Z = 0$
BGRE	skok na veće nego ili jednako (sa znakom)	$N \oplus V = 0$
BLSS	skok na manje nego (sa znakom)	$(N \oplus V) = 1$
BLEQ	skok na manje nego ili jednako (sa znakom)	$(N \oplus V) \vee Z = 1$
BGRTU	skok na veće nego (bez znaka)	$C \vee Z = 0$
BGREU	skok na veće nego ili jednako (bez znaka)	$C = 0$
BLSSU	skok na manje nego (bez znaka)	$C = 1$
BLEQU	skok na manje nego ili jednako (bez znaka)	$C \vee Z = 1$

### 2.1.5.1.3.2 Instrukcija bezuslovnog skoka

Instrukcija bezuslovnog skoka **JMP a** realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u poglavlju 2.1.3.4. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

### 2.1.5.1.3.3 Instrukcije skoka na potprogram i povratka iz potprograma

Instrukcija **JSR a** realizuje skok na potprogram tako što čuva vrednost programskega brojača PC na steku i realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u odeljku 2.1.3.4.

Instrukcija **RTS** realizuje povratak iz potprograma tako što restaurira vrednost programskega brojača PC vrednošću sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

### 2.1.5.1.3.4 Instrukcije prekida i povratka iz prekidne rutine

Instrukcija **INT br** programskim putem realizuje prekid i skok na prekidnu rutinu čija se adresa nalazi u ulazu *br* tabele sa adresama prekidnih rutina. Ulaz *br* je 8-mo bitna celobrojna veličina bez znaka. Format ove instrukcije je dat u poglavlju 2.1.3.2.

Instrukcija **RTI** realizuje povratak iz prekidne rutine tako što restaurira vrednosti programske statusne reči PSW i programskega brojača PC vrednostima sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

### 2.1.5.1.4 Instrukcije prenosa

Instrukcija **LDB src** prenosi sadržaj 8-bitnog operanda *src* u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8. Instrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

Instrukcija **LOADW** *src* prenosi sadržaj 16-bitnog operanda *src* u akumulator AW. Format ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.7 i 2.1.3.8. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STB** *dst* prenosi sadržaj akumulatora AB u 8-bitni operand *dst*. Kao operand *dst*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Format ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5 i 2.1.3.8. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STW** *dst* prenosi sadržaj akumulatora AW u 16-bitni operand *dst*. Format ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5 i 2.1.3.8. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **POPB** prenosi sadržaj 8-bitnog operanda sa vrha steka u akumulatora AB. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

Instrukcija **POPW** prenosi sadržaj 16-bitnog operanda sa vrha steka u akumulatora AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **PUSHB** prenosi sadržaj akumulatora AB u 8-bitni operand na vrh steka. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **PUSHW** prenosi sadržaj akumulatora AW 16-bitni operand na vrh steka. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LDIVTP** prenosi sadržaj registra IVTP u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STIVTP** prenosi sadržaj akumulatora AW u registar IVTP. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LDIMR** prenosi sadržaj registra IMR u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STIMR** prenosi sadržaj akumulatora AW u registar IMR. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LOADSP** prenosi sadržaj registra SP u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STORESP** prenosi sadržaj akumulatora AW u registar SP. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

### 2.1.5.1.5 Aritmetičke instrukcije

Instrukcija **ADD** *src* sabira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB sa operandom *src* koji je celobrojna 8-bitna veličina, a rezultat koji je celobrojna 8-bitna veličina

smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8.

Instrukcija **SUB** *src* oduzima operand *src* koji je celobrojna 8-bitna veličina od celobrojne 8-bitne veličine koja se nalazi u akumulatoru AB, a rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8.

Instrukcija **INC** inkrementira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB i rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **DEC** dekrementira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB i rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N, Z, C i V registra PSW saglasno dobijenoj vrednosti koja se upisuje u akumulator AB.

#### 2.1.5.1.6 Logičke instrukcije

Instrukcija **AND** *src* izračunava logičko I 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8.

Instrukcija **OR** *src* izračunava logičko ILI 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8.

Instrukcija **XOR** *src* izračunava logičko EKSLUZIVNO ILI 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.5, 2.1.3.6 i 2.1.3.8.

Instrukcija **NOT** izračunava logičku NEGACIJU 8-bitne veličine koja se nalazi u akumulatoru AB, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

#### 2.1.5.1.7 Instrukcije pomeranja i rotiranja

Instrukcija **ASR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju razred AB<sub>7</sub> ostaje nepromenjen, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **LSR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje sadržaj razreda AB<sub>0</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **RORC** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ASL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB uлево за jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **LSL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB uлево за jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB uлево за jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje sadržaj razreda AB<sub>7</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROLC** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB uлево за jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikator V registra PSW postavlja na 0.

### 2.1.5.1.8 Instrukcije postavljanja indikatora u PSW

Instrukcija **INTD** postavlja nulu u razred I registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Instrukcija **INTE** postavlja jedinicu u razred I registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Instrukcija **TRPD** postavlja nulu u razred T registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Instrukcija **TRPE** postavlja jedinicu u razred T registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

### 2.1.5.2 Kodiranje instrukcija

Kodiranje instrukcija je izvršeno na takav način da bitovi:

- OC<sub>7...6</sub> predstavljaju četiri grupe od 64 instrukcije,
- OC<sub>5...3</sub> predstavljaju osam podgrupa od 8 instrukcija i
- OC<sub>2...0</sub> predstavljaju instrukciju u okviru podgrupe instrukcija.

Kodiranje četiri grupe instrukcija G0 do G3 je dano u tabeli 3.

Tabela 3 Kodiranje četiri grupe instrukcija

<b>OC<sub>7...6</sub></b>	<b>Oznaka</b>	<b>Napomena</b>
00	G0	Koristi se
01	G1	Ne koristi se
10	G2	Ne koristi se
11	G3	Ne koristi se

Kodiranje osam podgrupa instrukcija G0\_PG0 do G0\_PG7 u okviru grupe instrukcija G0 je dano u tabeli 4.

Tabela 4 Kodiranje osam podgrupa instrukcija iz grupe G0

<b>OC<sub>5...3</sub></b>	<b>Oznaka</b>	<b>Napomena</b>
000	G0_PG0	Instrukcija bez dejstva (poglavlje 2.1.5.1.1), instrukcija zaustavljanja (poglavlje 2.1.5.1.2) i instrukcije postavljanja indikatora u PSW (poglavlje 2.1.5.1.8)
001	G0_PG1	Instrukcija bezuslovnog skoka (poglavlje 2.1.5.1.3.2), instrukcije skoka na potprogram i povratka iz potprograma (poglavlje 2.1.5.1.3.3), instrukcija prekida i povratka iz prekidne rutine (poglavlje 2.1.5.1.3.4)
010	G0_PG2	Instrukcije uslovnog skoka (poglavlje 2.1.5.1.3.1)
011	G0_PG3	Instrukcije uslovnog skoka (poglavlje 2.1.5.1.3.1)
100	G0_PG4	Instrukcije prenosa (poglavlje 2.1.5.1.4)
101	G0_PG5	Instrukcije prenosa (poglavlje 2.1.5.1.4)
110	G0_PG6	Aritmetičke instrukcije (poglavlje 2.1.5.1.5) i logičke instrukcije (poglavlje 2.1.5.1.6)
111	G0_PG7	Instrukcije pomeranja i rotiranja (poglavlje 2.1.5.1.7)

Kodiranje instrukcija u okviru osam podgrupa instrukcija G0\_PG0 do G0\_PG7 je dano u tabelama 5 do 12. U svakoj tabeli su date binarne vrednosti tri najmlađa bita **OC<sub>2...0</sub>** polja koda operacije kojima se određuje instrukcija unutar date podgrupe instrukcija, oznaka za svaku instrukciju, dužina instrukcije u bajtovima i poglavljje u kome je opisana svaka instrukcija.

Kodiranje podgrupe instrukcija G0\_PG0 koju čine instrukcija bez dejstva (poglavlje 2.1.5.1.1), instrukcija zaustavljanja (poglavlje 2.1.5.1.2) i instrukcije postavljanja indikatora u PSW (poglavlje 2.1.5.1.8) je dano u tabeli 5.

Tabela 5 Kodiranje podgrupe instrukcija G0\_PG0

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>NOP</b>	1	2.1.5.1.1
001	<b>HALT</b>	1	2.1.5.1.2
010	-	-	-
011	-	-	-
100	<b>INTD</b>	1	2.1.5.1.8
101	<b>INTE</b>	1	2.1.5.1.8
110	<b>TRPD</b>	1	2.1.5.1.8
111	<b>TRPE</b>	1	2.1.5.1.8

Kodiranje podgrupe instrukcija G0\_PG1 koju čine instrukcija bezuslovnog skoka (poglavlje 2.1.5.1.3.2), instrukcije skoka na potprogram i povratka iz potprograma (poglavlje 2.1.5.1.3.3) i instrukcije prekida i povratka iz prekidne rutine (poglavlje 2.1.5.1.3.4) je dano u tabeli 6.

Tabela 6 Kodiranje podgrupe instrukcija G0\_PG1

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	-	-	-
001	<b>JMP</b>	3	2.1.5.1.3.2
010	<b>JSR</b>	3	2.1.5.1.3.3
011	<b>RTS</b>	1	2.1.5.1.3.3
100	<b>INT</b>	2	2.1.5.1.3.4
101	<b>RTI</b>	1	2.1.5.1.3.4
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG2 koju čine instrukcije uslovnog skoka (poglavlje 2.1.5.1.3.1) je dato u tabeli 7.

Tabela 7 Kodiranje podgrupe instrukcija G0\_PG2

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>BEQL</b>	2	2.1.5.1.3.1
001	<b>BNEQL</b>	2	2.1.5.1.3.1
010	<b>BNEG</b>	2	2.1.5.1.3.1
011	<b>BNNEG</b>	2	2.1.5.1.3.1
100	<b>BOVF</b>	2	2.1.5.1.3.1
101	<b>BNOVF</b>	2	2.1.5.1.3.1
110	<b>BCAR</b>	2	2.1.5.1.3.1
111	<b>BNCAR</b>	2	2.1.5.1.3.1

Kodiranje podgrupe instrukcija G0\_PG3 koju čine instrukcije uslovnog skoka (poglavlje 2.1.5.1.3.1) je dato u tabeli 8.

Tabela 8 Kodiranje podgrupe instrukcija G0\_PG3

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>BGRT</b>	2	2.1.5.1.3.1
001	<b>BGRTE</b>	2	2.1.5.1.3.1
010	<b>BLSS</b>	2	2.1.5.1.3.1
011	<b>BLSSE</b>	2	2.1.5.1.3.1
100	<b>BGRTU</b>	2	2.1.5.1.3.1
101	<b>BGRTEU</b>	2	2.1.5.1.3.1
110	<b>BLSSU</b>	2	2.1.5.1.3.1
111	<b>BLSSEU</b>	2	2.1.5.1.3.1

Kodiranje podgrupe instrukcija G0\_PG4 koju čine instrukcije instrukcije prenosa (poglavlje 2.1.5.1.4) je dato u tabeli 9.

Tabela 9 Kodiranje podgrupe instrukcija G0\_PG4

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>LDB</b>	2, 3 ili 4	2.1.5.1.4
001	<b>LDW</b>	2 ili 4	2.1.5.1.4
010	<b>STB</b>	2 ili 4	2.1.5.1.4
011	<b>STW</b>	2 ili 4	2.1.5.1.4
100	<b>POPB</b>	1	2.1.5.1.4
101	<b>POPW</b>	1	2.1.5.1.4
110	<b>PUSHB</b>	1	2.1.5.1.8
111	<b>PUSHW</b>	1	2.1.5.1.8

Kodiranje podgrupe instrukcija G0\_PG5 koju čine instrukcije instrukcije prenosa (poglavlje 2.1.5.1.1) je dato u tabeli 10.

Tabela 10 Kodiranje podgrupe instrukcija G0\_PG5

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>LDIVTP</b>	1	2.1.5.1.6
001	<b>STIVTP</b>	1	2.1.5.1.6
010	<b>LDIMR</b>	1	2.1.5.1.6
011	<b>STIMR</b>	1	2.1.5.1.6
100	<b>LDSP</b>	1	2.1.5.1.8
101	<b>STSP</b>	1	2.1.5.1.8
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG6 koju čine aritmetičke instrukcije (poglavlje 2.1.5.1.5) i logičke instrukcije (poglavlje 2.1.5.1.6) je dato u tabeli 11.

Tabela 11 Kodiranje podgrupe instrukcija G0\_PG6

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>ADD</b>	2, 3 ili 4	2.1.5.1.6
001	<b>SUB</b>	2, 3 ili 4	2.1.5.1.6
010	<b>INC</b>	1	2.1.5.1.6
011	<b>DEC</b>	1	2.1.5.1.6
100	<b>AND</b>	2, 3 ili 4	2.1.5.1.8
101	<b>OR</b>	2, 3 ili 4	2.1.5.1.8
110	<b>XOR</b>	2, 3 ili 4	2.1.5.1.8
111	<b>NOT</b>	1	2.1.5.1.8

Kodiranje podgrupe instrukcija G0\_PG7 koju čine instrukcije pomeranja i rotiranja (poglavlje 2.1.5.1.7) je dato u tabeli 12.

Tabela 12 Kodiranje podgrupe instrukcija G0\_PG7

<b>OC<sub>2...0</sub></b>	<b>Oznaka</b>	<b>Dužina</b>	<b>Poglavlje</b>
000	<b>ASR</b>	1	2.1.5.1.6
001	<b>LSR</b>	1	2.1.5.1.6
010	<b>ROR</b>	1	2.1.5.1.6
011	<b>RORC</b>	1	2.1.5.1.6
100	<b>ASL</b>	1	2.1.5.1.8
101	<b>LSL</b>	1	2.1.5.1.8
110	<b>ROL</b>	1	2.1.5.1.8
111	<b>ROLC</b>	1	2.1.5.1.8

## 2.1.6 Mehanizam prekida

Zahteve za prekid mogu da generišu:

- ① sedam kontrolera periferija po linijama intr<sub>7</sub> do intr<sub>1</sub> da bi signalizirali spremnost za prenos podataka (maskirajući prekidi),
- ② jedan uređaj računara koji kontroliše ispravnost napona napajanja (nemaskirajući prekidi),
- ③ procesor, kao rezultat otkrivene nekorektnosti u izvršavanju tekuće instrukcije (nelegalan kod operacije i nelegalno adresiranje),
- ④ procesor, ako je zadat takav režim rada procesora, kroz postavljanje indikatora T u programskoj statusnoj reči PSW, da se posle svake instrukcije skače na određenu prekidnu rutinu i
- ⑤ procesor kao rezultat izvršavanja instrukcije prekida INT.

Prekidi pod ① i ② se nazivaju spoljašnji, a pod ③, ④ i ⑤ unutrašnji.

Izvršavanje svake instrukcije pored faza čitanje instrukcije, formiranje adrese operanda i izvršavanje operacije sadrži i fazu opsluživanje zahteva za prekid. Na početku faze

opsluživanje zahteva za prekid vrši se provera da li je u toku izvršavanja prethodne tri faze tekuće instrukcije generisan neki od navedenih zahteva za prekid. Ukoliko nije, vraća se na fazu čitanje instrukcije sledeće instrukcije. Ukoliko jeste, izvršavanje tekuće instrukcije se produžava sa koracima faze opsluživanje zahteva za prekid. Opslugivanje zahteva za prekid se sastoji iz tri grupe koraka.

U okviru prve grupe koraka na steku se čuvaju programski brojač PC i programska statusna reči PSW.

U okviru druge grupe koraka utvrđuje se adresa prekidne rutine. Utvrđivanje adrese prekidne rutine se realizuje na osnovu sadržaja tabele adresa prekidnih rutina (IV tabela) i broja ulaza u IV tabelu. Stoga je u postupku inicijalizacije celog sistema u memoriji, počev od adrese na koju ukazuje sadržaj registra procesora IVTP (*Interrupt Vector Table Pointer*), kreirana IV tabela sa 256 ulaza u kojima se nalaze adrese prekidnih rutina za sve vrste prekida. Broj ulaza u IV tabelu se dobija na više načina i to:

- predstavlja fiksnu vrednost za prekide iz tačke ① i generiše ga sam procesor,
- predstavlja fiksnu vrednost za prekide iz tačaka ②, ③ i ④ i generiše ga sam procesor i
- specificiran je adresnim delom instrukcije INT za prekid iz tačke ⑤.

Ulazi 0 do 3 i 9 do 15 u IV tabeli su rezervisani za adrese prekidnih rutina za sledeće vrste prekida:

0 – prekid zbog režima rada sa prekidom posle svake instrukcije,

1 – nemaskirajući prekid,

2 – prekid zbog greške u adresiranju,

3 – prekid zbog greške u kodu operacije,

9 do 15 – maskirajući prekidi po linijama intr<sub>1</sub> do intr<sub>7</sub>, respektivno.

Ulazi 4 do 8 i 15 do 255 u IV tabeli su slobodni za adrese prekidnih rutina za prekide izazvane instrukcijom INT.

Više prekida se može javiti istovremeno, a može se prihvati samo jedan zahtev za prekid i skočiti na njegovu prekidnu rutinu. Zato su zahtevima za prekid dodeljeni prioriteti, pa se od generisanih zahteva za prekid prihvata onaj zahtev za prekid koji je među njima najvišeg prioriteta. Redosled zahteva za prekid po opadajućim prioritetima je sledeći: najviši je ⑤, zatim redom ③, ②, ① i na kraju najniži je ④. Prekidi pod ① koji dolaze od kontrolera periferija mogu se javiti istovremeno pa se i oni prihvataju po redosledu opadajućih prioriteta. Pošto svaki kontroler periferije ima posebnu liniju u procesoru za slanje svog zahteva za prekid, na osnovu pozicije linije se određuje prioritet datog zahteva za prekid. Zbog toga se radi određivanja broja ulaza, po opadajućim prioritetima redom proveravaju generisani zahtevi za prekid i utvrđuje koji je to zahtev za prekid koji se u tekućoj instrukciji prihvata i na osnovu toga određuje broj ulaza.

Kako je memorijska reč 8-mo bitna veličina a adresa prekidne rutine 16-to bitna veličina, to svaki ulaz u IV tabeli zauzima po dve susedne memorijske lokacije. Zbog toga se najpre broj ulaza množenjem sa dva pretvara u pomeraj, pa zatim pomeraj sabira sa sadržajem registra IVTP i na kraju dobijena vrednost koristiti kao adresu sa koje se čita adresa prekidne rutine i upisuje u registar PC.

U okviru treće grupe koraka se:

- brišu indikatori I i T registra PSW kod prekida svih vrsta i
- upisuju u bitove L<sub>2</sub> do L<sub>0</sub> registra PSW nivo prioriteta prekidne rutine na koju se skače u slučaju maskirajućeg prekida.

Povratak iz prekidne rutine se realizuje instrukcijom **RTI**. Ovom instrukcijom se sa steka restauriraju registri PSW i PC.

Za maskirajuće prekide postoji u procesoru poseban registar IMR koji se naziva registar maske. Od 16 razreda ovog registra koristi se samo tri. Svakoj liniji po kojoj mogu da se šalju zahtevi za prekid od periferija pridružen je poseban razred registra maske. Zahtev za prekid koji stiže po određenoj liniji u procesoru će biti opslužen jedino ukoliko se u odgovarajućem razredu registra maske nalazi vrednost 1. Instrukcijom **STIMR** se u registar maske IMR upisuje odgovarajuća vrednost. Time se programskim putem selektivno dozvoljava ili zabranjuje opsluživanje maskirajućih prekida.

Maskirajući zahtevi za prekid, bez obzira na to da li su selektivno maskirani sadržajem registra maske ili ne, mogu se svi maskirati bitom maske I u registru PSW. Instrukcijama **INTE** i **INTD** u ovaj razred registra PSW upisuju se vrednosti 1 ili 0, respektivno. Time se programski putem dozvoljava ili zabranjuje opsluživanje maskirajućih prekida koji nisu selektivno maskirani sadržajem registra maske IMR.

Postoji mogućnost da se zada takav režim rada procesora da se posle svake izvršene instrukcije skače na određenu prekidnu rutinu. Ovakav režim rada procesora se naziva prekid posle svake instrukcije. U njemu se procesor nalazi ukoliko je u razredu T registra PSW vrednost 1. Instrukcijama **TRPE** i **TRPD** u ovaj razred registra PSW upisuju se vrednosti 1 ili 0, respektivno. Time se programskim putem dozvoljava ili ne režim rada procesora prekid posle svake instrukcije.

U skupu instrukcija postoji instrukcija **INT** kojom se može programskim putem izazvati prekid i skok na željenu prekidnu rutinu. Prekidna rutina na koju treba skočiti određuje se adresnim delom ove instrukcije koji sadrži broj ulaza u tabelu adresa prekidnih rutina. Izvršavanje ove instrukcije realizuje sve ono što je nabrojano u okviru hardverskog dela opsluživanja zahteva za prekid, s tim što je broj ulaza u tabeli adresa prekidnih rutina dat samom instrukcijom.

Kada procesor izvršava prekidnu rutinu može stići novi zahtev za prekid. Na ovaj zahtev za prekid može se reagovati na sledeće načine:

- prekida se izvršavanje tekuće prekidne rutine i skače na novu prekidnu rutinu ili
- ne prekida se izvršavanje prekidne rutine, već se zahtev za prekid prihvata tek po završetku prekidne rutine i povratku u prekinuti program.

Procesor reaguje na oba načina u zavisnosti od situacije u kojoj se nalazi. Ta situacija zavisi od čitavog niza elemenata kao što su:

- ima više tipova zahteva za prekid,
- kod ulaska u bilo koju prekidnu rutinu brišu se razredi I i T u registru PSW,
- programskim putem se može, upisivanjem vrednosti 0 ili 1 u razrede I i T, odrediti kada će se reagovati na maskirajuće prekide i prekidati program posle svake instrukcije, a kada ne i
- maskirajući prekidi su uređeni po prioritetima.

Pri normalnom funkcionisanju procesora generišu se samo maskirajući zahtevi za prekid. Da bi zahtev za maskirajući prekid bio prihvaćen potrebno je da bude ispunjen svaki od sledećih uslova:

- da je odgovarajući bit u registru maske IMR postavljen,
- da je razred I u registru PSW postavljen,
- da je nivo prioriteta kontrolera periferije koji je uputio zahtev za prekid veći od nivoa prioriteta tekućeg programa.

Prekidanje izvršavanja tekuće prekidne rutine i skok na novu prekidnu rutinu naziva se gneždenje prekida.

## 2.2 MEMORIJA

Arhitekturu memorije čine 8-mo bitne programske dostupne memoriske lokacije kapaciteta 60K reči, koje zauzimaju opseg od 0 do EFFFh memoriskog adresnog prostora. Iz memoriskih lokacija se čita i u memoriske lokacije se upisuje instrukcijama LDB i LDW (poglavlje 2.1.5.1.4), ADD i SUB (poglavlje 2.1.5.1.5), AND, OR i XOR (poglavlje 2.1.5.1.6), STB i STW (poglavlje 2.1.5.1.4) uz korišćenje registarskog indirektnog adresiranja, memoriskog direktnog adresiranja, memoriskog indirektnog adresiranja, registarskog indirektnog adresiranja sa pomerajem, bazno indeksnog adresiranja i PC relativnog sa pomerajem adresiranja radi formiranja adrese memoriske lokacije (poglavlje 2.1.5.1.4). Iz memoriskih lokacija se čita i u memoriske lokacije se upisuje instrukcijama POPB, POPW, PUSHB i PUSHW (poglavlje 2.1.5.1.4), JSR i RTS (poglavlje 2.1.5.1.3.3) i INT (poglavlje 2.1.5.1.3.4) uz korišćenje sadržaja ukazivača na vrh steka SP kao adresu memoriske lokacije (poglavlje 2.1.1).

## 2.3 ULAZNO/IZLAZNI UREĐAJI

Arhitekturu ulazno/izlaznih uređaja čine 8-mo bitni programski dostupni registri kontrolera ulazno/izlaznih uređaja kapaciteta 4K reči, koji zauzimaju opseg od F000h do FFFFh memoriskog adresnog prostora. Iz registara kontrolera se čita i u registre kontrolera se upisuje na identičan načina na koji se čita iz memoriskih lokacija i upisuje u memoriske lokacije (poglavlje 2.2). Dozvoljeno je čitanje iz svih registara kontrolera i upisivanje u sve registre kontrolera. Adresa registra kontrolera se dobija na identičan način na koji se dobija adresa memoriske lokacije (poglavlje 2.2).

Adresiranje pojedinih registara kontrolera se obezbeđuje preko tri komponente koje formiraju adresu registara (slika 11): adresiranje ulazno-izlaznog adresnog prostora (UIP), adresiranje uređaja u ulazno-izlaznom adresnom prostoru (UIU) i adresiranje registara unutar adresiranog uređaja (UIUR).




Slika 11 Formiranje adrese registara kontrolera periferije


Usvojeno je da je za ulazno-izlazni adresni prostor rezervisano najviših  $2^{12}$  adresa te je sadrzaj polja UIP jednak 1111b. Ova vrednost polja UIP je ista za sve ulazno-izlazne uređaje i njihove registre. Polje UIU je širine 6 bita, što omogućava adresiranje do  $2^6$  ulazno-izlaznih uređaja. Ova vrednost se postavlja mikroprekidačima pri povezivanju ulazno-izlaznog uređaja na računarski sistem. Poljem UIUR se adresira do  $2^6$  registara unutar ulazno-izlaznog uređaja. Ovakav format adresiranja registara ulazno-izlaznih uređaja je usvojen za sve uređaje.

U ovom odeljku se razmatraju programski dostupni registri kontrolera bez direktnog pristupa memoriji, kontrolera sa direktnim pristupom memoriji i kontrolera za generisanje impulsa.

### 2.3.1 Registri kontrolera bez direktnog pristupa memoriji

Programski dostupni registri kontrolera su CR, SR i DR (slika 12).





Slika 12 Programski dostupni registri kontrolera bez direktnog pristupa memoriji

Registar CR je upravljački registar širine 8 bita od kojih se koriste samo najmlađa 3 bita. Ovaj registar se koristi da se programskim putem upisivanjem odgovarajućih vrednosti kontroler startuje i zadaje režima rada i da se kontroler zaustavlja. Bitovi регистра CR su:

- $CR_0$  koji vrednošću
  - 0 ukazuje da je zadat režim rada sa izlaznom periferijom i
  - 1 ukazuje da je zadat režim rada sa ulaznom periferijom,
- $CR_1$  koji vrednošću
  - 0 ukazuje da zadat režim rada bez generisanjem prekida i
  - 1 ukazuje da zadat režim rada sa generisanjem prekida i
- $CR_2$  koji vrednošću
  - 0 ukazuje da je kontroler zaustavljen i
  - 1 ukazuje da je kontroler startovan.

Bit  $CR_0$  se prilikom startovanja kontrolera postavlja na neaktivnu vrednost da bi se zadao režim rada sa izlaznom periferijom i na aktivnu vrednost da bi se zadao režim rada sa ulaznom periferijom. Kada se zada režim rada sa izlaznom periferijom, programskim putem se podatak najpre prenosi iz memorije u registar DR kontrolera, a potom kontroler prenosi podatak iz registra DR u izlaznu periferiju. Kada se zada režim rada sa ulaznom periferijom, kontroler najpre prenosi podatak iz ulazne periferije u registar DR, a potom se podatak prenosi programskim putem iz registra DR u memoriju. Bit  $CR_2$  se referiše kao bit *ulaz*.

Bit  $CR_1$  se prilikom startovanja kontrolera postavlja na neaktivnu vrednost da bi se zadao režim rada bez generisanja prekida i na aktivnu vrednost da bi se zadao režim rada sa generisanjem prekida. Režim rada bez generisanja prekida se zadaje u slučaju organizacije ulaza/izlaza sa ispitivanjem bita  $SR_0$  statusnog registra kontrolera. Režim rada sa generisanjem prekida se zadaje u slučaju organizacije ulaza/izlaza sa prekidom. Kada prilikom ulaza ili izlaza registar DR postane raspoloživ, na šta ukazuje aktivna vrednost bita  $SR_0$  statusnog registra kontrolera, prekid se ne generiše ukoliko je bit  $CR_1$  neaktivan i generiše ukoliko je bit  $CR_1$  aktivan. Bit  $CR_1$  se referiše kao bit *prekid*.

Bit  $CR_2$  se programskim putem postavlja na aktivnu vrednost da bi se startovao kontroler i na neaktivnu vrednost da bi se zaustavio kontroler. Kontroler koji je startovan za režim rada sa ulaznom periferijom, prenosi podatke iz periferije u registar DR, a kontroler koji je startovan za režim rada sa izlaznim uređajem prenosi podatke iz registra DR u periferiju. Kontroler koji je zaustavljen prekida prenos podataka. Bit  $CR_2$  se referiše kao bit *start*.

Registar SR je statusni registar širine 8 bita od kojih se koristi samo najmlađi bit. Ovaj registar se koristi da se programskim putem čitanjem njegovog sadržaja dobiju informacije o stanju u kome se nalazi kontroler. Bit statusnog registra je:

- $SR_0$  koji vrednošću
  - 0 ukazuje da registar DR nije raspoloživ i
  - 1 ukazuje da je registar DR raspoloživ.

Bit  $SR_0$  se postavlja na aktivnu i neaktivnu vrednost po određenim pravilima u zavisnosti od toga da li je prilikom startovanja kontrolera zadat režim sa ulaznom ili izlaznom periferijom. Bit  $SR_0$  se referiše kao bit *spremnost*.

Ukoliko je prilikom starovanja kontrolera u bit  $CR_0$  upisana neaktivna vrednost, čime je zadat režim rada sa izlaznom periferijom, kontroler postavlja bit  $SR_0$  na aktivnu vrednost koja služi kao indikacija da je registar DR raspoloživ da se programskim putem u njega upiše podatak. Prilikom upisa podatka u registar DR kontroler postavlja bit  $SR_0$  na neaktivnu vrednost koja služi kao indikacija da registar DR više nije raspoloživ da se programskim putem u njega upiše novi podatak. Kontroler po završetku prenosa podatka iz registra DR u izlaznu periferiju postavlja bit  $SR_0$  na aktivnu vrednost koja služi kao indikacija da je registar DR ponovo raspoloživ da se programskim putem u njega upiše podatak.

Ukoliko je prilikom starovanja kontrolera u bit  $CR_0$  upisana aktivna vrednost, čime je zadat režim rada sa ulaznom periferijom, kontroler postavlja bit  $SR_0$  na neaktivnu vrednost koja služi kao indikacija da registar DR nije raspoloživ da se programskim putem iz njega čita podatak. Kontroler po završetku prenosa podatka iz ulazne periferije u registar DR postavlja bit  $SR_0$  na aktivnu vrednost koja služi kao indikacija da je registar DR raspoloživ da se programskim putem iz njega čita podatak. Prilikom čitanja podatka iz registra DR kontroler postavlja bit  $SR_0$  na neaktivnu vrednost koja služi kao indikacija da registar DR više nije raspoloživ da se programskim putem iz njega čita podatak. Kontroler po završetku prenosa sledećeg podatka iz ulazne periferije u registar DR postavlja bit  $SR_0$  na aktivnu vrednost koja služi kao indikacija da je registar DR ponovo raspoloživ da se programskim putem iz njega čita podatak..

Registar DR je registar podatka širine 8 bita. Ovaj registar se koristi kao prihvativni registar za podatke koje razmenjuju kontroler i procesor. Slanje podatka u izlazni uređaj se realizuje programskim putem izvršavanjem instrukcija koje upisuju podatak u registar DR. Unos podatka iz ulaznog uređaja se realizuje programskim putem izvršavanjem instrukcija koje čitaju podatak iz registra DR.


U tabeli 13 su date relativne adrese svih programske dostupnih registara kontrolera bez direktnog pristupa memoriji u okviru opsega od 64 adrese datog kontrolera.

Tabela 13 Relativne adrese registara kontrolera bez direktnog pristupa memoriji

Registar	Adresa
CR	0
SR	1
DR	2

### 2.3.2 Registri kontrolera sa direktnim pristupom memoriji

Programski dostupni registri kontrolera su CR, SR, WCR i AR (slika 13).



Slika 13 Programske dostupne registre kontrolera sa direktnim pristupom memoriji

Registar CR je upravljački registar širine 8 bita od kojih se koriste samo najmlada 4 bita. Ovaj registar se koristi da se programskim putem upisivanjem odgovarajućih vrednosti kontroler startuje i zadaje režima rada i da se kontroler zaustavlja. Bitovi registra CR su:

- $CR_0$  koji vrednošću

- 0 ukazuje da je zadat režim prenosa memorija – izlazna periferija i
- 1 ukazuje da je zadat režim prenosa ulazna periferija - memorija,
- CR<sub>1</sub> koji vrednošću
  - 0 ukazuje da zadat režim rada bez generisanjem prekida i
  - 1 ukazuje da zadat režim rada sa generisanjem prekida,
- CR<sub>2</sub> koji vrednošću
  - 0 ukazuje da je kontroler zaustavljen i
  - 1 ukazuje da je kontroler startovan i
- CR<sub>3</sub> koji vrednošću
  - 0 ukazuje da je zadat režim rada sa pojedinačnim prenosom i
  - 1 ukazuje da je zadat režim rada sa paketskim prenosom.

Bit CR<sub>0</sub> se prilikom startovanja kontrolera i zadavanja režima rada postavlja na neaktivnu vrednost da bi se zadao režim prenosa memorija – izlazna periferija i na aktivnu vrednost da bi se zadao režim prenosa ulazna periferija – memorija. Kada se zada režim prenosa memorija – izlazna periferija kontroler samostalno prenosi podatke iz memorije u izlaznu periferiju, a kada se zada režim prenosa ulazna periferija – memorija kontroler samostalno prenosi podatke iz ulazne periferije u memoriju. Bit CR<sub>0</sub> se referiše kao bit *ulaz*.

Bit CR<sub>1</sub> se prilikom startovanja kontrolera i zadavanja režima postavlja na neaktivnu vrednost da bi se zadao režim rada bez generisanja prekida i na aktivnu vrednost da bi se zadao režim rada sa generisanjem prekida. Režim rada bez generisanja prekida se zadaje u slučaju organizacije prenosa podataka sa ispitivanjem bita SR<sub>0</sub> statusnog registra kontrolera. Režim rada sa generisanjem prekida se zadaje u slučaju organizacije prenosa podataka sa prekidom. Kada se obavi kompletan prenos podataka bit SR<sub>0</sub> statusnog registra kontrolera se postavlja na aktivnu vrednost. Tom prilikom se prekid ne generiše ukoliko je bit CR<sub>1</sub> neaktivan i generiše ukoliko je bit CR<sub>1</sub> aktivan. Bit CR<sub>1</sub> se referiše kao bit *prekid*.

Bit CR<sub>2</sub> se programskim putem postavlja na aktivnu vrednost da bi se startovao kontroler i na neaktivnu vrednost da bi se zaustavio kontroler. Kontroler koji je startovan za režim rada sa ulaznom periferijom, prenosi podatke iz periferije u memoriju, a kontroler koji je startovan za režim rada sa izlaznom periferijom prenosi podatke iz memorije u periferiju. Kontroler koji je zaustavljen prekida prenos podataka. Bit CR<sub>2</sub> se referiše kao bit *start*.

Bit CR<sub>3</sub> se prilikom startovanja kontrolera postavlja na neaktivnu vrednost da bi se zadao režim rada sa pojedinačnim prenosom i na aktivnu vrednost da bi se zadao režim rada sa paketskim prenosom. Režim rada sa pojedinačnim prenosom se normalno koristi prilikom rada sa sporim ulazno/izlaznim uređajima. U ovom slučaju kontroler za svaki podatak traži magistralu od procesora, po dobijanju magistrale prenosi jedan podatak i potom vraća magistralu procesoru. Režim rada sa paketskim prenosom se normalno koristi prilikom rada sa brzim ulazno/izlaznim uređajima. U ovom slučaju kontroler traži magistralu od procesora samo jedanput pre prenosa bloka podataka, po dobijanju magistrale prenosi ceo blok podataka i na kraju prenosa celog bloka podataka vraća magistralu procesoru. Bit CR<sub>3</sub> se referiše kao bit *paket*.

Registrar SR je statusni registar širine 8 bita od kojih se koriste samo najmlađi bit SR<sub>0</sub>. Ovaj registar se koristi da se programskim putem čitanjem njegovog sadržaja dobiju informacije o stanju u kome se nalazi kontroler. Bit statusnog registra je:

- SR<sub>0</sub> koji vrednošću
  - 0 ukazuje da prenos podataka nije obavljen do kraja i
  - 1 ukazuje da je prenos podataka obavljen do kraja.

Bit  $SR_0$  se postavlja na neaktivnu vrednost prilikom startovanja kontrolera i na aktivnu vrednost kada kontroler obavi prenos podataka do kraja. Bit  $SR_0$  se referiše kao bit *kraj*.

Registar WCR je registar broja reči koje treba preneti širine 16 bita. Pre startovanja i zadavanja režima rada kontrolera potrebno je u okviru inicijalizacije kontrolera upisati u registar WCR sadržaj koji predstavlja veličinu bloka podataka koji treba preneti. Prilikom prenosa svakog podatka kontroler između ostalog dekrementira sadržaj registra WCR. Sadržaj nula registra WCR je indikacija da je obavljen kompletan prenos bloka podataka što se registruje postavljanjem bita  $SR_0$  na aktivnu vrednost.

Registar AR je adresni registar širine 16 bita koji se koristi izvorišni adresni registar za adresiranje izvorišnog podatka u memoriji u režimu prenosa memorija–izlazni periferija i odredišni adresni registar za adresiranje odredišnog podatka u memoriji u režimu prenosa ulazna periferija – memorija. Pre startovanja i zadavanja režima rada kontrolera potrebno je u okviru inicijalizacije kontrolera upisati u registar AR početnu adresu memorije odakle treba krenuti sa očitavanjem podataka u režimu prenosa memorija–izlazni periferija i upisivanjem podataka u režimu prenosa ulazna periferija – memorija. Sadržaj registra AR se po prenosu svakog podatka inkrementira. Time se blok podataka prenosi iz susednih memorijskih lokacija počev od memorijske lokacije čija je adresa određena sadržajem registra AR u izlaznu periferiju ili iz ulazne periferije u susedne memorijske lokacije počev od memorijske lokacije čija je adresa određena sadržajem registra AR onoliko puta koliko je to određeno sadržajem registra WCR.

U tabeli 14 su date relativne adrese svih programske dostupnih registara kontrolera sa direktnim pristupom memoriji u okviru opsega od 64 adrese datog kontrolera.

Tabela 14 Relativne adrese registara kontrolera sa direktnim pristupom memoriji

Registar	Adresa
CR	0
SR	1
$WCR_{15\dots 8}$	4
$WCR_{7\dots 0}$	5
$AR_{15\dots 8}$	6
$AR_{7\dots 0}$	7

### 2.3.3 Registri kontrolera za generisanje impulsa

Programski dostupni registri kontrolera su CR i WCR (slika 14).



Slika 14 Programske dostupne registre kontrolera za generisanje impulsa

Registar CR je upravljački registar širine 8 bita od kojih se koristi samo bit  $CR_2$ . Ovaj registar se koristi da se programskim putem upisivanjem odgovarajućih vrednosti kontroler startuje i da se kontroler zaustavlja. Bit registra CR je:

- $CR_2$  koji vrednošću
- 0 ukazuje da je kontroler zaustavljen i
- 1 ukazuje da je kontroler startovan.

Bit  $CR_2$  se programskim putem postavlja na aktivnu vrednost da bi se startovao kontroler i na neaktivnu vrednost da bi se zaustavio kontroler. Kontroler koji je startovan za režim rada sa ulaznom periferijom, prenosi podatke iz periferije u memoriju, a kontroler koji je startovan za

režim rada sa izlaznom periferijom prenosi podatke iz memorije u periferiju. Kontroler koji je zaustavljen prekida prenos podataka. Bit CR<sub>2</sub> se referiše kao bit *start*.

Registar WCR je 16-to razredni registar čekanja u kome se čuva vreme, zadato kao broj perioda signala takta, koje treba da protekne od trenutka startovanja kontrolera do trenutka generisanja signala prekida trajanja jedna perioda signala takta.

U tabeli 15 su date relativne adrese svih programski dostupnih registara kontrolera sa direktnim pristupom memoriji u okviru opsega od 64 adrese datog kontrolera.

Tabela 15 Relativne adrese registara kontrolera za generisanje impulsa

Registar	Adresa
CR	0
WCR <sub>15...8</sub>	2
WCR <sub>7...0</sub>	3



# 3 MAGISTRALA

U ovoj glavi se razmatra organizacija sistemske magistrale **BUS**. Najpre se daje struktura magistrale, zatim arbitracija na magistrali i na kraju ciklusi na magistrali.

Sistemska magistrala je asinhrona magistrala, koja služi za povezivanje modula računarskog sistema i to procesora **CPU**, memorije **MEM** i ulazno/izlaznih uređaja **U/I**. Preko magistrale se prenose sadržaji između registara procesora, memorijskih lokacija i registara uređaja. Ceo tok prenosa nekog sadržaja između dva modula naziva se ciklus na magistrali. Modul koji započinje ciklus na magistrali naziva se gazda (master), a modul sa kojim gazda realizuje ciklus naziva se sluga (slave). Gazda može da bude procesor i uređaj sa direktnim pristupom memoriji. Sluga može da bude memorija i uređaji bez i sa direktnim pristupom memoriji. Procesor čita sadržaje memorijskih lokacija i upisuje sadržaje u memorijске lokacije prilikom čitanja instrukcija i operanada i upisa rezultata kao sastavnog dela izvršavanja instrukcija. Pored toga procesor čita sadržaje registara uređaja i upisuje sadržaje u registre uređaja prilikom izvršavanja instrukcija kojima se dobija status uređaja, vrši inicijalizaciju uređaja, zadaje režim rada i vrši startovanje i zaustavljanje uređaja i vrši prenos podataka između procesora i uređaja i obratno. Uređaj sa direktnim pristupom memoriji čita sadržaje memorijskih lokacija i upisuju sadržaje u memorijске lokacije u okviru prenosa podataka iz memorije u izlazni uređaj i iz ulaznog uređaja u memoriju.

Na magistrali mogu da se realizuju dva tipa ciklusa između gazde i sluge i to ciklus čitanja i ciklus upisa. Za njihovu realizaciju koriste se tri grupe linija i to adresne linije **ABUS<sub>15...0</sub>**, linije podataka **DBUS<sub>7...0</sub>** i upravljačke linije **RDBUS**, **WRBUS** i **FCBUS**. Po adresnim linijama **ABUS<sub>15...0</sub>** gazda šalje slugi adresu memorijске lokacije ili registra uređaja sa koje treba očitati sadržaj kod ciklusa čitanja ili na kojoj treba upisati sadržaj kod ciklusa upisa. Po linijama podataka **DBUS<sub>7...0</sub>** sluga šalje gazdi očitani sadržaj u slučaju ciklusa čitanja i gazda šalje slugi sadržaj koji treba upisati u slučaju ciklusa upisa. Po upravljačkoj liniji **RDBUS** gazda šalje signal kojim u slugi startuje ciklus čitanja. Po upravljačkoj liniji **WRBUS** gazda šalje signal kojim u slugi startuje ciklus upisa. Po upravljačkoj liniji **FCBUS** sluga u slučaju oba ciklusa šalje signal gazdi kao indikaciju da je on svoj deo ciklusa završio. U slučaju ciklusa čitanje to je i indikacija da se na linijama podataka **DBUS<sub>7...0</sub>** nalazi sadržaj koji gazda treba da upiše u svoj prihvativi registar.

Gazde na magistrali modu da budu procesor i uređaj sa direktnim pristupom memoriji. Kako je dozvoljeno da u jednom trenutku ili procesor ili uređaj bude gazda magistrale, potrebno je pre svakog ciklusa na magistrali realizovati arbitraciju pristupa magistrali između procesora i uređaja. Arbitracija je tako izvedena da procesor ima funkciju arbitratora i da je magistrala normalno u posedu procesora. S toga uređaj svaki put kada kao gazda treba da započne ciklus čitanja ili upisa na magistrali najpre od procesora traži dozvolu korišćenja magistrale.


Uređaj traži od procesora dozvolu korišćenja magistrale postavljanjem signala **hreq** na vrednost 1. Ovde se mogu javiti dve situacije. Prva situacija se javlja ako procesor nije već započeo ciklus na magistrali. Tada je magistrala slobodna i procesor može odmah, postavljanjem signala **hack** na vrednost 1, da uređaju da dozvolu da kao gazda započne svoj ciklus. Druga situacija se javlja ako je procesor već započeo ciklus na magistrali. Tada

magistrala nije slobodna i procesor mora najpre da završi započeti ciklus na magistrali pa da tek onda, postavljanjem signala **hack** na vrednost 1, da uređaju dozvolu da kao gazda započne svoj ciklus.

Kada je procesor dao magistralu uređaju mogu se javiti dve situacije. Prva situacija se javlja ako u toku ciklusa na magistrali u kojoj je uređaj gazda procesor nema potrebu da koristi magistralu. U ovoj situaciji uređaj produžava sa svojim ciklusom, a završetak svog ciklusa signalizira procesoru postavljanjem signala **hreq** na vrednost 0. Tada procesor postavlja signal dozvole **hack** na vrednost 0. Ovim je magistrala vraćena procesoru. Druga situacija se javlja ako u toku ciklusa na magistrali u kojoj je uređaj gazda procesor ima potrebu da koristi magistralu. I u ovoj situaciji uređaj produžava sa svojim ciklusom, pri čemu procesor ne sme da započne svoj ciklus već mora da čeka sve dok završetak svog ciklusa uređaj ne signalizira procesoru postavljanjem signala **hreq** na vrednost 0. Tada procesor postavlja signal dozvole **hack** na vrednost 0. Ovim je magistrala vraćena procesoru. S tога procesor sada može da krene sa realizacijom svog ciklusa na magistrali.

Svi moduli računarskog sistema su povezani na adresne linije, linije podataka i upravljačke linije magistrale preko bafera sa tri stanja. Pri tome na linije magistrale odgovarajuće sadržaje mogu preko bafera sa tri stanja da propuštaju samo modul koji je trenutno gazda i modul koji kao sluga sa njim realizuje ciklus na magistrali. Svi ostali moduli svoje bafera sa tri stanja drže u stanju visoke impedanse i ne opterećuju linije magistrale.

Vremenski oblici signala **ABUS<sub>15...0</sub>**, **DBUS<sub>7...0</sub>**, **RDBUS** i **FCBUS** koje na magistrali razmenjuju gazda i sluga prilikom realizacije ciklusa čitanja dati su na slici 15. Signali su predstavljeni logičkim vrednostima jedan i nula, kao i stanjem visoke impedanse koje je predstavljeno linijom po sredini između logičke vrednosti jedan i nula. Uz vremenske oblike signala na magistrali dat je i signal takta CLK koji je zajednički za gazdu i slugu. Signali su dati za vremenski period od takta  $t_i$  do takta  $t_j$  u kome jedan modul kao gazda sa drugim modulom kao slugom realizuje ciklus čitanja. Van datog vremenskog perioda signali su osenčeni. Tada je magistrala ili slobodna i sve linije magistrale su u stanju visoke impedanse ili zauzeta od strane neka dva modula i vrednosti signala na linijama magistrale odgovaraju trenutnom stanju ciklusa na magistrali koji se realizuje između ta dva modula.




Slika 15 Vremenski oblici signala za ciklus čitanja

Po dobijanju magistrale gazda započinje ciklus čitanja tako što na signal takta  $t_i$  otvara bafera sa tri stanja preko kojih šalje adresu na adresne linije magistrale **ABUS<sub>15...0</sub>** i postavlja upravljački signal **RDBUS** na vrednost 0. Sve sluge dekoduju sadržaj sa adresnih linija magistrale **ABUS<sub>15...0</sub>** i samo u slugi koji je sadržaj sa adresnih linija **ABUS<sub>15...0</sub>** prepoznao kao svoju adresu upravljački signal **RDBUS** startuje ciklus čitanja. Za čitanje sadržaja na strani sluge potrebno je neodređeno vreme koje se u opštem slučaju razlikuje od sluge do sluge. Zato gazda ostaje u stanju čekanja sve dok sluga ne završi sa čitanjem. Po završenom čitanju sluga na signal takta  $t_{j-1}$  otvara bafera sa tri stanja preko kojih šalje očitani sadržaj na linije podataka magistrale **DBUS<sub>7...0</sub>** i postavlja upravljački signal **FCBUS** na vrednost 0, dok na signal takta  $t_j$  zatvara bafera sa tri stanja, pa linije podataka magistrale **DBUS<sub>7...0</sub>** i

upravljačka linija magistrale **FCBUS** prelaze u stanje visoke impedanse. Po detektovanju vrednosti 0 signala **FCBUS** gazda na signal takta  $t_j$  upisuje sadržaj sa linija podataka magistrale **DBUS<sub>7...0</sub>** u svoj prihvati registar i zatvara svoje bafere sa tri stanja, pa adresne linije magistrale **ABUS<sub>15...0</sub>** i upravljačka linija magistrale **RDBUS** prelaze u stanje visoke impedanse. Time je ciklus čitanja na magistrali završen.

Vremenski oblici signala na slici 15 levo odgovaraju ciklusu čitanja iz memorijskih lokacija za koje je uzeto da vreme pristupa traje određen broj perioda signala takta. U slučaju ciklusa čitanja iz registara kontrolera ulazno/izlaznih uređaja uzeto je da vreme pristupa traje samo jednu periodu signala takta, pa se vremenski oblici signala sa slike 15 levo redukuju na vremenske oblike signala sa slike 15 desno.

Vremenski oblici signala **ABUS<sub>15...0</sub>**, **DBUS<sub>7...0</sub>**, **WRBUS** i **FCBUS** koje na magistrali razmenjuju gazda i sluga prilikom realizacije ciklusa upisa dati su na slici 16. Način predstavljanja signala je sličan kao i kod ciklusa čitanja.



Slika 16 Vremenski oblici signala za ciklus upisa


Po dobijanju magistrale gazda započinje ciklus upisa tako što na signal takta  $t_i$  otvara bafere sa tri stanja preko kojih šalje adresu na adresne linije magistrale **ABUS<sub>15...0</sub>**, podatak na linije podataka magistrale **DBUS<sub>7...0</sub>** i postavlja upravljački signal **WRBUS** na vrednost 0. Sve sluge dekoduju sadržaj sa adresnih linija magistrale **ABUS<sub>15...0</sub>** i samo u slugi koji je sadržaj sa adresnih linija **ABUS<sub>15...0</sub>** prepoznao kao svoju adresu upravljački signal **WRBUS** startuje ciklus upisa sadržaja sa linija podataka magistrale **DBUS<sub>7...0</sub>**. Za upis sadržaja na strani sluge potrebno je neodređeno vreme koje se u opštem slučaju razlikuje od sluge do sluge. Zato gazda ostaje u stanju čekanja sve dok sluga ne završi sa upisom. Po završenom upisu sluga na signal takta  $t_{j-1}$  otvara bafer sa tri stanja preko koga postavlja upravljački signal **FCBUS** na vrednost 0, dok na signal takta  $t_j$  zatvara bafer sa tri stanja, pa upravljačka linija magistrale **FCBUS** prelazi u stanje visoke impedanse. Po detektovanju vrednosti 0 signala **FCBUS** gazda na signal takta  $t_j$  zatvara svoje bafere sa tri stanja, pa adresne linije magistrale **ABUS<sub>15...0</sub>**, linije podataka magistrale **DBUS<sub>7...0</sub>** i upravljačka linija magistrale **WRBUS** prelaze u stanje visoke impedanse. Time je ciklus upisa na magistrali završen.

Vremenski oblici signala na slici 16 levo odgovaraju ciklusu upisa u memorijske lokacije za koje je uzeto da vreme pristupa traje određen broj perioda signala takta. U slučaju ciklusa upisa u registre kontrolera ulazno/izlaznih uređaja uzeto je da vreme pristupa traje samo jednu periodu signala takta, pa se vremenski oblici signala sa slike 16 levo redukuju na vremenske oblike signala sa slike 16 desno.



# 4 PROCESOR

U ovoj glavi se daje organizacija procesora **CPU** koji se sastoji iz operacione jedinice **oper** i upravljačke jedinice **uprav** (slika 17).



Slika 17 Organizacija procesora **CPU**

Operaciona jedinica **oper** je kompozicija kombinacionih i sekvenčnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice **uprav**. Upravljačka jedinica **uprav** je kompozicija kombinacionih i sekvenčnih prekidačkih mreža koje služe za generisanje upravljačkih signala operacione jedinice **oper** na osnovu algoritama operacija i signala logičkih uslova.

Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.

## 4.1 OPERACIONA JEDINICA

Operaciona jedinica **oper** (slika 17) se sastoji od sledećih blokova:

- blok *bus*,
- blok *fetch*,
- blok *addr*,
- blok *exec* i
- blok *intr*.


Ovi blokovi su međusobno povezani direktnim vezama.

Blok *bus* (slika 18) služi za arbitraciju procesora i ulazno/izlaznog uređaja **U/I2** sa kontrolerom za direktan pristup memoriji pri korišćenju magistrale **BUS** i realizaciju ciklusa na magistrali **BUS**. Blok *fetch* (slike 19, 20, 21) služi za čitanje instrukcije i smeštanje u prihvati registar instrukcije. Blok *addr* (slika 22) služi za formiranje adrese operanda i čitanje operanda. Blok *exec* (slike 23, 24, 25 i 26) služi za izvršavanje operacija. Blok *intr* (slike 27, 28 i 29) služi za prihvatanje prekida i generisanje broja ulaza u tabelu sa adresama prekidnih rutina.

Struktura i opis blokova operacione jedinice *oper* se daju u daljem tekstu.

#### 4.1.1 Blok bus

Blok *bus* (slika 18) sadrži registre MAR<sub>15...0</sub> i MDR<sub>7...0</sub> sa multiplekserima MX1 i MX2, respektivno, prihvati registar DW<sub>15...0</sub> i kombinacione mreže za realizaciju ciklusa na magistrali **BUS** kada je procesor gazda i za arbitraciju sa kontrolerom sa direktnim pristupom memoriji pri korišćenju magistrale **BUS**.



Slika 18 Blok *bus*

Registrar  $MAR_{15...0}$  je 16-to razredni adresni registar, čiji se sadržaj koristi pri realizaciji ciklusa čitanja ili upisa na magistrali **BUS**. Adresa se iz nekog od blokova operacione jedinice **oper** preko multipleksera MX1 vodi na ulaze registra  $MAR_{15...0}$  i u njega upisuje vrednošću 1 signala **IdMAR**. Sadržaj registra  $MAR_{15...0}$  se inkrementira vrednošću 1 signala **incMAR**, što se koristi u situacijama kada treba pročitati ili upisati 16-to bitnu veličinu koja se nalazi u dvema susednim 8-mo bitnim lokacijama. Tada se najpre u registar  $MAR_{15...0}$  upisuje adresa niže lokacije, a posle se inkrementiranjem dobija adresa više lokacije. Pri realizaciji ciklusa čitanja ili upisa se vrednošću 1 signala **eMAR** sadržaj registra  $MAR_{15...0}$  propušta kroz bafere sa tri stanja na adresne linije  $ABUS_{15...0}$  magistrale **BUS**.

Multipleksler MX1 je 16-to razredni multipleksler sa 8 ulaza. Na ulaze 0 do 5 multipleksera se vode sadržaji  $PC_{15...0}$ ,  $GPR_{15...0}$ ,  $IR_{15...0}$ ,  $DW_{15...0}$ ,  $ADD_{15...0}$  i  $SP_{15...0}$ , a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 000 do 101 upravljačkih signala **mxMAR<sub>2</sub>**, **mxMAR<sub>1</sub>** i **mxMAR<sub>0</sub>**. Sadržaj  $PC_{15...0}$  predstavlja adresu instrukcije. Sadržaj  $GPR_{15...0}$  predstavlja adresu operanda u slučaju registarskog indirektnog adresiranja. Sadržaj  $IR_{15...0}$  predstavlja adresu operanda u slučaju memoriskog direktnog adresiranja. Sadržaj  $IR_{15...0}$  predstavlja i adresu memoriskske lokacije na kojoj se nalazi adresa operanda u slučaju memoriskog indirektnog adresiranja, pa se tada sa ove i prve sledeće adrese čita iz memorije adresa operanda i upisuje u registar  $DW_{15...0}$ , tako da konačno sadržaj  $DW_{15...0}$  predstavlja adresu operanda u slučaju memoriskog indirektnog adresiranja. Sadržaj  $ADD_{15...0}$  predstavlja adresu operanda u slučaju registarskog indirektnog adresiranja sa pomerajem, bazno indeksnog sa pomerajem adresiranja i PC relativnog sa pomerajem adresiranja i formira se na izlazu sabirača ADD bloka *addr* saglasno pravilima formiranja adrese za data adresiranja. Sadržaj  $SP_{15...0}$  se koristi prilikom stavljanja sadržaja na vrh steka i skidanja sadržaja sa vrha steka. Selektovani sadržaji sa izlaza multipleksera MX1 se vodi na paralelne ulaze regista  $MAR_{15...0}$ .

Registrar  $MDR_{7...0}$  je 8-mo razredni registar podatka u koji se vrednošću 1 jednog od signala **MDRin** i **IdMDR** upisuje sadržaj sa izlaza multipleksera MX2. Vrednošću 1 signala **MDRin** i binarnoj vrednosti 000 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>1</sub>** i **mxMDR<sub>0</sub>** sadržaj sa linija podataka  $DBUS_{7...0}$  magistrale **BUS** se propušta kroz multipleksler MX2 i upisuje u registar  $MDR_{7...0}$ . Vrednošću 1 signala **IdDR** i binarnim vrednostima 001 do 111 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>1</sub>** i **mxMDR<sub>0</sub>** jedan od sadržaja  $AB_{7...0}$ ,  $AW_{15...8}$ ,  $AW_{7...0}$ ,  $PC_{15...8}$ ,  $PC_{7...0}$ ,  $PSW_{15...8}$  i  $PSW_{7...0}$  se propušta kroz multipleksler MX2 i upisuje u registar  $MDR_{7...0}$ . Signal **MDRin** ima vrednost 1 kada signali **rdCPU** i **fcCPU** imaju vrednost 1. Signal **rdCPU** ima vrednost 1 kada procesor kao gazda realizuje ciklus čitanja na magistrali, dok signal **fcCPU** ima vrednost 1 kada se na upravljačkoj liniji magistrale **FCBUS** pojavi vrednost 0 u trajanju jedna perioda signala takta kao indikacija od memorije ili nekog od kontrolera kao sluge da je pročitani podatak raspoloživ na linijama podataka  $DBUS_{7...0}$  magistrale. Sadržaj regista  $MDR_{7...0}$  se vrednošću 1 signala **eMDR** propušta kroz bafere sa tri stanja na linije podataka  $DBUS_{7...0}$  magistrale.

Multipleksler MX2 je 16-to razredni multipleksler sa 8 ulaza. Na ulaze 0 do 7 multipleksera se vode sadržaji  $DBUS_{7...0}$ ,  $AB_{7...0}$ ,  $AW_{15...8}$ ,  $AW_{7...0}$ ,  $PC_{15...8}$ ,  $PC_{7...0}$ ,  $PSW_{15...8}$  i  $PSW_{7...0}$ , a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 000 do 111 upravljačkih signala **mxMBR<sub>2</sub>**, **mxMBR<sub>1</sub>** i **mxMBR<sub>0</sub>**. Sadržaj  $DBUS_{7...0}$  se propušta kod ciklusa čitanja i predstavlja pročitanu vrednost memoriskske lokacije ili regista kontrolera koja po linijama podataka magistrale **BUS** dolazi u procesor **CPU**. Sadržaji  $AB_{7...0}$ ,  $AW_{15...8}$ ,  $AW_{7...0}$ ,  $PC_{15...8}$ ,  $PC_{7...0}$ ,  $PSW_{15...8}$  i  $PSW_{7...0}$  se propuštaju u slučaju ciklusa upisa u memorisksku lokaciju ili registar kontrolera. Sadržaj  $AB_{7...0}$  se propušta u slučajevima u kojima se sadržaj akumulatora

AB<sub>7...0</sub> upisuje, sadržaji AW<sub>15...8</sub> i AW<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta akumulatora AW<sub>15...0</sub> upisuju, sadržaji PC<sub>15...8</sub> i PC<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta programskog brojača PC<sub>15...0</sub> stavljaju na stek i sadržaji PSW<sub>15...8</sub> i PSW<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta programske statusne reči PSW<sub>15...0</sub> stavljaju na stek. Selektovani sadržaja sa izlaza multipleksera MX2 se vodi na paralelne ulaze registra MDR<sub>7...0</sub>.

Registar DW<sub>15...0</sub> je 16-to razredni pomoćni registar koji se koristi za prihvatanje 16-to bitne veličine koja se dobija iz dve susedne 8-mo bitne memorijске lokacije u dva posebna ciklusa na magistrali. Vrednošću 1 signala **IdDWH** se u 8 starijih razreda registra DW<sub>15...8</sub> upisuje sadržaj registra MDR<sub>7...0</sub> u koji je prethodno upisan sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale, dok se vrednošću 1 signala **IdDWL** u 8 mlađih razreda registra DW<sub>7...0</sub> upisuje sadržaj registra MDR<sub>7...0</sub> u koji je prethodno upisan sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale. Sadržaj registra DW<sub>15...0</sub> se potom kao 16-to bitna veličina upisuje u odgovarajući 16-to razredni registar. Registr DW<sub>15...0</sub> se koristi da se prihvati 16-to bitna adresa operanda u slučaju indirektnog memorijskog adresiranja i da se posle upiše u registr MAR<sub>15...0</sub>. Pored toga registr DW<sub>15...0</sub> se koristi da se prihvati 16-to bitni operand u slučaju instrukcije LDW koja se izvršava nad 16-to bitnim veličinama i da se posle upiše u registr BW<sub>15...0</sub>.

Registar DW<sub>15...0</sub> se koristi i da se prihvati 16-to bitna vrednost sa steka prilikom povratka iz potprograma ili prekidne rutine ili 16-to bitna vrednost adrese prekidne rutine iz tabele sa adresama prekidnih rutina i da se posle upiše u programski brojač PC<sub>15...0</sub>.

Kombinacione i sekvensijalne mreže za realizaciju ciklusa na magistrali u kojima je procesor gazda formiraju signale **RDBUS** i **WRBUS** magistrale **BUS** i **fcCPU** upravljačke jedinice **uprav**. Signali **RDBUS** i **WRBUS** se formiraju na osnovu signala **rdCPU** i **wrCPU** upravljačke jedinice **uprav**. Signal **fcCPU** se formira na osnovu signala **FCBUS** magistrale **BUS** koji šalje memorija ili kontroler kao sluga.

Pri realizaciji ciklusa čitanja na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale i na njih izbacuje adresu i vrednost 0 signala čitanja, respektivno, čime se u memoriji ili kontroleru kao slugi startuje čitanje adresirane lokacije. Memorija ili kontroler po završenom čitanju otvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **Fcbus** magistrale i na njih izbacuje sadržaj adresirane lokacije i vrednost 0 signala završetka operacije čitanja u memoriji ili kontroleru trajanja jedna perioda signala takta. Procesor prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale, dok memorija ili kontroler po isteku jedne periode signala takta zatvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **Fcbus** magistrale.

Pri realizaciji ciklusa upisa na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale i na njih izbacuje adresu, podatak i vrednost 0 signala upisa, respektivno, čime se u memoriji ili kontroleru kao slugi startuje upis u adresiranu lokaciju. Memorija ili kontroler po završenom upisu otvara bafere sa tri stanja za upravljačku liniju **Fcbus** magistrale i na nju izbacuje vrednost 0 signala završetka operacije upisa u memoriji ili kontroleru trajanja jedna perioda

signala takta. Procesor zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale, dok memorija ili kontroler po isteku jedne periode signala takta zatvara bafer sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Kombinacione mreže za generisanje upravljačkih signala **RDBUS** i **WRBUS** magistrale generišu ove signale na osnovu signala **rdCPU** i **wrCPU** upravljačke jedinice *uprav*, respektivno. Pri vrednosti 0 signala **rdCPU** na liniji signala **RDBUS** je stanje visoke impedance, dok je pri vrednosti 1 signala **rdCPU** na liniji signala **RDBUS** vrednost 0. Signal **rdCPU** ima vrednost 1 ili 0 u zavisnosti od toga da li je u memoriji ili kontroleru operacija čitanja u toku ili nije, respektivno. Pri vrednosti 0 signala **wrCPU** na liniji signala **WRBUS** je stanje visoke impedance, dok je pri vrednosti 1 signala **wrCPU** na liniji signala **WRBUS** vrednost 0. Signal **wrCPU** ima vrednost 1 ili 0 u zavisnosti od toga da li je u memoriji ili kontroleru operacija upisa u toku ili nije, respektivno.

Signal **fcCPU** se generiše na osnovu vrednosti upravljačkog signala **FCBUS** magistrale koji šalje memorija ili kontroler. Signal **fcCPU** ima vrednost 0 ukoliko je na liniji signala **FCBUS** stanje visoke impedanse ili vrednost 1 i vrednost 1 ukoliko je na liniji signala **FCBUS** vrednost 0. Signal **FCBUS** ima vrednost 0, a time signal **fcCPU** vrednost 1, samo u trajanju jedna perioda signala takta, a generiše ga memorija ili kontroler kao indikacija procesoru da je završena operacija čitanja neke lokacije memorije ili kontrolera ili operacija upisa u neku lokaciju memorije ili kontrolera.

Signali **hreq**, koji kontroler sa direktnim pristupom memoriji šalje procesoru, i **hack**, koji procesor šalje kontroleru sa direktnim pristupom memoriji, se koriste za arbitracije između procesora i kontrolera sa direktnim pristupom memoriji oko korišćenja magistrale **BUS**.


Pri realizaciji ciklusa čitanja ili upisa na magistrali kontroler kao gazda najpre procesoru šalje vrednost 1 signal zahteva korišćenja magistrale **hreq** i tek po dobijanju vrednosti 1 signala dozvole korišćenja magistrale **hack** od procesora kreće sa realizacijom ciklusa na magistrali. Ukoliko je zadat pojedinačni režim prenosa kontrolera sa direktnim pristupom memoriji, kontroler po završetku prenosa jednog podatka ukida zahtev korišćenja magistrale postavljanjem signala **hreq** na vrednost 0, a procesor ukida dozvolu korišćenja magistrale postavljanjem signala **hack** na vrednost 0. Ovakva razmena signala **hreq** i **hack** između kontrolera i procesora se ponavlja pri prenosu svakog podatka bloka podataka. Ukoliko je zadat paketski režim prenosa kontrolera sa direktnim pristupom memoriji, kontroler ne ukida vrednost 1 signala zahteva korišćenja magistrale **hreq** dok traje prenos celog bloka podataka, pa procesor drži vrednost 1 signala dozvole korišćenja magistrale **hack** sve vreme dok traje prenos bloka podataka. Tek po završetku prenosa celog bloka podataka kontroler ukida zahtev korišćenja magistrale postavljanjem signala **hreq** na vrednost 0, a procesor ukida dozvolu korišćenja magistrale postavljanjem signala **hack** na vrednost 0.

Pri realizaciji ciklusa čitanja ili upisa na magistrali procesor kao gazda najpre proverava da li je magistrala data kontroleru sa direktnim pristupom memoriji ili nije na šta ukazuju vrednost 1 i 0 signala **hack**, respektivno. Ukoliko signal **hack** ima vrednost 1, procesor čeka da najpre kontroler završi sa korišćenjem magistrale i postavi signal **hreq** na vrednost 0, pa tek pošto signal **hack** postavi na vrednost 0 kreće sa realizacijom ciklusa na magistrali. Ukoliko signal **hack** ima vrednost 0, procesor odmah kreće sa realizacijom ciklusa na magistrali.

Vrednost 1 signala **eMAR** je indikacija da procesor trenutno realizuje neki od svojih ciklusa na magistralu, pa zato procesor i pored vrednosti 1 signal **hreq** drži vrednost 0 signala **hack** i time ne daje kontroleru dozvolu korišćenja magistrale. Vrednosti 0 signala **eMAR** je indikacija da procesor trenutno ne realizuje neki od svojih ciklusa na magistrali, pa zato procesor pri vrednosti 1 signala **hreq** daje kontroleru dozvolu korišćenja magistrale postavljanjem signala **hack** na vrednost 1.

#### 4.1.2 Blok fetch

Blok *fetch* sadrži registar  $PC_{15\ldots 0}$  sa multiplekserom MX, registre IR0, IR1, IR2 i IR3 (slika 19), dekodere DC1 do DC11 signala logičkih uslova operacija i načina adresiranja (slika 20) i kombinacione mreže signala logičkih uslova dužina instrukcija (slika 21).



Slika 19 Blok fetch (prvi deo)

Registrar  $PC_{15\ldots 0}$  je 16-to razredni programske brojač čiji sadržaj predstavlja adresu memorijске lokacije počev od koje treba pročitati jedan do četiri bajta instrukcije. Adresa skoka u programu se iz nekog od blokova operacione jedinice **oper** preko multipleksera MX vodi na ulaze registra  $PC_{15\ldots 0}$  i u njega upisuje vrednošću 1 signala signala **IdPC**. Sadržaj registra  $PC_{15\ldots 0}$  se inkrementira vrednošću 1 signala **incPC**, što se koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-mo bitnim lokacijama. Sadržaj registra  $PC_{15\ldots 0}$  se koristi u bloku *addr* i za formiranje adrese memorijске lokacije kada se za adresiranje operanda koristi PC relativno adresiranje.

Multiplekser MX je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji  $DW_{15\ldots 0}$ ,  $ADD_{15\ldots 0}$  i  $IR_{23\ldots 8}$ , koji predstavljaju adresu skoka za upis u registar  $PC_{15\ldots 0}$ , a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 10

upravljačkih signala **mxPC<sub>1</sub>** i **mxPC<sub>0</sub>**. Sadržaj DW<sub>15...0</sub> predstavlja ili vrednost koja se restaurira sa steka prilikom izvršavanja instrukcija povratka iz potprograma ili povratka iz prekidne rutine ili adresu prekidne rutine koja se čita iz tabele sa adresama prekidnih rutina prilikom opsluživanja prekida. Sadržaj ADD<sub>15...0</sub> predstavlja adresu skoka koja se dobija sabiranjem sadržaja programskog brojača i pomeraja prilikom izvršavanja instrukcija uslovnog skoka i IR<sub>23...8</sub> predstavlja adresu skoka koja se uzima iz instrukcije prilikom izvršavanja instrukcija bezuslovnog skoka ili skoka na potprogram.

Registri IR0, IR1, IR2 i IR3 su 8-mo razredni registri koji formiraju razrede 31...24, 23...16, 15...8 i 7...0, respektivno, prihvavnog registra instrukcije IR<sub>31...0</sub>. Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1, 2, 3 ili 4 bajta (poglavlje 2.1.3). Saglasno formatu instrukcije prvi, drugi, treći i četvrti bajt instrukcije se smeštaju redom u registre IR0, IR1, IR2 i IR3. Paralelan upis sadržaja prihvavnog registra podatka MDR<sub>7...0</sub> u jedan od registara IR0, IR1, IR2 i IR3 se realizuje vrednošću 1 jednog od signala **IdIR0**, **IdIR1**, **IdIR2** i **IdIR3**, respektivno. Razredi IR<sub>31...24</sub> se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje (poglavlje 2.1.3).

Dekoderi DC1 do DC12 se koriste za dekodovanje instrukcija i formiranje signala logičkih uslova operacija **NOP**, ..., **ROLC** i načina adresiranja **regdir**, ..., **imm** (slika 20) saglasno načinu kodiranja instrukcija (poglavlje 2.1.5.2) i načina adresiranja (poglavlje 2.1.4).

Dekoder DC1 služi za formiranje signala četiri grupe operacija G0, G1, G2 i G3 (tabela 3). Dekoder DC2 služi za formiranje signala osam podgrupa operacija G0\_PG0 do G0\_PG7 grupe G0 (tabela 4). Dekoder DC3 služi za formiranje signala **NOP**, **HALT**, **INTD**, **INTE**, **TRPD** i **TRPE** podgrupe operacija G0\_PG0 (tabela 5).


Dekoder DC4 služi za formiranje signala **JMP**, **JSR**, **RTS**, **INT** i **RTI** podgrupe operacija G0\_PG1 (tabela 6). Dekoder DC5 služi za formiranje signala **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR** i **BNCAR** podgrupe operacija G0\_PG2 (tabela 7). Dekoder DC6 služi za formiranje signala **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU** i **BLSSEU** podgrupe operacija G0\_PG3 (tabela 8).

Dekoder DC7 služi za formiranje signala **LDB**, **LDW**, **STB**, **STW**, **POPB**, **POPW**, **PUSHB** i **PUSHW** podgrupe operacija G0\_PG4 (tabela 9). Dekoder DC8 služi za formiranje signala **LDIVTP**, **STIVTP**, **LDIMR**, **STIMR**, **LDSP** i **STSP** podgrupe operacija G0\_PG5 (tabela 10). Dekoder DC9 služi za formiranje signala **ADD**, **SUB**, **INC**, **DEC**, **AND**, **OR**, **XOR** i **NOT** podgrupe operacija G0\_PG6 (tabela 11). Dekoder DC10 služi za formiranje signala **ASR**, **LSR**, **ROR**, **RORC**, **ASL**, **LSL**, **ROL** i **ROLC** podgrupe operacija G0\_PG7 (tabela 12).

Dekoder DC11 služi za formiranje signala **regdir**, **regind**, **memdir**, **memind**, **regindpom**, **bpxpom**, **bcpom**, **imm** načina adresiranja (tabela 1).

Kombinacione mreže signala logičkih uslova greška operacije, greška adresiranja i dužine instrukcija formiraju signale koji ukazuju da li postoji greška u pročitanoj instrukciji i ukoliko ne postoji kolika je dužina instrukcije u bajtovima (slika 21).

Signal logičkog uslova greška operacije **gopr** ima vrednost 1 ukoliko se u razredima IR<sub>31...24</sub> nađe binarna vrednost koja nije dodeljena ni jednoj od operacija iz skupa instrukcija. To se dešava kada je vrednost 1 nekog od signala grupa G1, G2 i G3 koje se ne koriste za kodiranje operacija ili nekog od signala iz podgrupa grupe G0 koji ne odgovaraju ni jednoj od operacija.



Slika 20 Blok fetch (drugi deo)


Signal logičkog uslova greška adresiranja **gradr** ima vrednost 1 ukoliko se kao odredište koristi neposredno adresiranje. To se dešava samo ukoliko je u operacijama upisa STB ili STW specificirano neposredno adresiranje imm.

Signal logičkog uslova dužina instrukcije jedan bajt **I1** svojom vrednošću 1 određuje da je dužina instrukcije jedan bajt, a vrednošću 0 da je dužina instrukcije dva, tri ili četiri bajta.  
Signal **I1** ima vrednost 1 ukoliko se radi o nekoj od instrukcija iz podgrupa 0, 2 ili 5 grupe nula ili o instrukcijama RTS, RTI, POPB, POPW, PUSHB ili PUSHW iz ostalih podgrupa grupe nula, dok u ostalim situacijama ima vrednost 0.

Signalni logičkih uslova dužina instrukcije dva bajta **I2\_brnch** i **I2\_arlog** svojom vrednošću 1 određuju da je dužina instrukcije dva bajta, a vrednošću 0 da je dužina instrukcije tri ili četiri bajta.

Signal **I2\_brnch** ima vrednost 1 ukoliko se radi o nekoj od instrukcija uslovnog skoka iz podgrupe 2 ili 3 ili o instrukciji prekida INT iz podgrupe 1 grupe 0.

Signal **I2\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih, logičkih ili instrukcija prenosa XOR, OR, AND, SUB, ADD, STW, STB, LDW ili LDB za koju je specificirano registarsko direktno regdir ili registarsko indirektno regind adresiranje.



Slika 21 Blok fetch (treći deo)

Signalni logičkih uslova dužina instrukcije tri bajta **I3\_jump** i **I3\_arlog** svojom vrednošću 1 određuju da je dužina instrukcije tri bajta, a vrednošću 0 da je dužina instrukcije četiri bajta.

Signal **I3\_jump** ima vrednost 1 ukoliko se radi o instrukcija bezuslovnog skoka JMP ili skoka na potprogram JSR.


Signal **I3\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih, logičkih ili instrukcija prenosa XOR, OR, AND, SUB, ADD ili LDB za koju je specificirano neposredno adresiranje.

Signal logičkog uslova **store** svojom vrednošću 1 određuje da se radi o nekoj od instrukcija STB ili STW kojima se upisuje u memoriju.

#### 4.1.3 Blok addr

Blok **addr** sadrži registre opšte namene GPR sa adresnim registrom registara opšte namene GPRAR<sub>4...0</sub> i multiplekserom MX1, sabirač ADD sa multiplekserima MX2 i MX3, pomoći registar CW<sub>15...0</sub> i ukazivač na vrh steka SP<sub>15...0</sub> (slika 22).

Registri opšte namene GPR su realizovani kao registarski fajl sa 32 registra širine 16 bita. Adresa registra opšte namene koji se čita ili u koji se upisuje određena je sadržajem registra GPRAR<sub>4...0</sub> čiji se sadržaj vodi na adresne linije A<sub>4...0</sub> registarskog fajla GPR. Sadržaj koji se upisuje vodi se sa izlaza multipleksera MX1 na ulazne linije podataka DI<sub>15...0</sub> registarskog fajla, a sadržaj koji se čita GPR<sub>15...0</sub> pojavljuje se na izlaznim linijama podataka DO<sub>15...0</sub> registarskog fajla. Vrednostima 1 i 0 signala **wrGPR** na upravljačkoj liniji WR registarskog fajla realizuje se upis u registarski fajl i čitanje iz registarskog fajla, respektivno.



Slika 22 Blok addr

Adresni registar opšte namene GPRAR<sub>4...0</sub> je 5-to razredni registar čiji se sadržaj koristi kao adresa registra registarskog fajla prilikom upisa u registarski fajl i čitanja iz registarskog fajla. U registar GPRAR<sub>4...0</sub> se vrednošću 1 signala **IdGPRAR** upisuju razredi 5...0 prihvavnog registra podatka MDR<sub>7...0</sub> bloka bus. Ovo se koristi samo u fazi čitanja instrukcije i to prilikom čitanja drugog bajta instrukcije. Tada ova grupa bitova, ukoliko se radi o instrukcijama prenosa, aritmetičkim instrukcijama ili logičkim instrukcijama sa adresiranjima koja koriste registre registre opšte namene, predstavlja adresu registra opšte namene. Sadržaj

registra GPRAR<sub>4...0</sub> se inkrementira vrednošću 1 signala **incGPRAR**, što se koristi samo ukoliko se radi o bazno indeksnom sa pomerajem adresiranju. Tada se registar opšte namene čija je adresa zadata bitovima 5...0 drugog bajta instrukcije koristi kao bazni registar, a registar opšte namene sa prve sledeće adrese kao indeksni registar. Sadržaj registra GPRAR<sub>4...0</sub> se vodi na adresne linije A<sub>4...0</sub> registarskog fajla GPR.

Multiplekser MX1 je 16-to razredni multiplekser sa 2 ulaza. Na ulaze 0 i 1 multipleksera se vode sadržaji registara  $AB_{7...0}$  i  $AW_{15...0}$ , pri čemu je sadržaj registra  $AB_{7...0}$  proširen nulama do dužine 16 bita, a selekcija jednog od ova dva sadržaja se realizuje binarnim vrednostima 0 i 1 upravljačkog signala **mxGPR**. Ovo se koristi u instrukcijama prenosa STB i STW sadržaja akumulatora  $AB_{7...0}$  i  $AW_{15...0}$ , respektivno, kada je registarskim direktnim adresiranjem kao odredište specificiran neki od registara opšte namene. Selektovani sadržaj se vodi na ulazne linije podataka  $DI_{15...0}$  registarskog fajla GPR.

Sabirač ADD je 16-to razredni sabirač koji se koristi za formiranje 16-to bitne vrednosti koja može da bude adresa sa koje treba da se pročita adresa prekidne rutine, zatim adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand i adresa skoka. Sabiranje se realizuje nad sadržajima koji sa izlaza multiplexera MX2 i MX3 dolaze na ulaze  $A_{15...0}$  i  $B_{15...0}$  sabirača ADD. Sadržaj  $ADD_{15...0}$  sa izlaza sabirača se vodi u blok bus radi upisa u adresni registar  $MAR_{15...0}$  i u blok fetch radi upisa u programske brojač PC $_{15...0}$ , dok se u bloku addr upisuje u registar CW $_{15...0}$ .

Multiplekser MX2 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji IVTP $_{15...0}$ , GPR $_{15...0}$ , PC $_{15...0}$  i CW $_{15...0}$ , a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 11 upravljačkih signala **mxADDA<sub>1</sub>** i **mxADDA<sub>0</sub>**. Sadržaj sa izlaza multiplexera MX2 se vodi na ulaze  $A_{15...0}$  sabirača ADD.

Multiplekser MX3 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji IVTDSP $_{15...0}$ , IR $_{15...0}$ , GPR $_{15...0}$  i IR $_{23...16}$  proširen znakom do dužine 16 bita, a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 11 upravljačkih signala **mxADDB<sub>1</sub>** i **mxADDB<sub>0</sub>**. Sadržaj sa izlaza multiplexera MX3 se vodi na ulaze  $B_{15...0}$  sabirača ADD.

Sadržaji IVTP $_{15...0}$  i IVTDSP $_{15...0}$  se propuštaju kroz multiplexere MX2 i MX3, respektivno, da bi se njihovim sabiranjem na izlazu sabirača ADD dobila adresa sa koje treba da se pročita adresa prekidne rutine. Pri tome je IVTP $_{15...0}$  sadržaj registra koji ukazuje na početak tabele sa adresama prekidnih rutina i IVTDSP $_{15...0}$  pomeraj u odnosu na početak tabele formiran na osnovu broja ulaza u tabelu.

Sadržaji GPR $_{15...0}$  i IR $_{15...0}$  se propuštaju kroz multiplexere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju registarskog indirektnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je GPR $_{15...0}$  sadržaj registra opšte namene čija je adresa zadata instrukcijom i IR $_{15...0}$  pomeraj. Ovi sadržaji se propuštaju kroz multiplexere i sabiraju i u slučaju baznog indeksnog sa pomerajem adresiranja, pri čemu se rezultat sabiranja upisuje u registar CW $_{15...0}$ .

Sadržaji PC $_{15...0}$  i IR $_{15...0}$  se propuštaju kroz multiplexere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju PC relativnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je PC $_{15...0}$  sadržaj programskega brojača i IR $_{15...0}$  pomeraj.

Sadržaji CW $_{15...0}$  i GPR $_{15...0}$  se propuštaju kroz multiplexere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju baznog indeksnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je CW $_{15...0}$  sadržaj pomoćnog registra opšte namene u kome se nalazi prethodno dobijena suma registra opšte namene, koji se koristi kao bazni registar i koji se čita sa adrese zadate instrukcijom, i pomeraja, dok je GPR $_{15...0}$  sadržaj registra opšte namene, koji se koristi kao indeksni registar i čita sa prve sledeće adrese u odnosu na adresu zadatu instrukcijom.

Sadržaji PC<sub>15...0</sub> i IR<sub>23...16</sub> proširen znakom do dužine 16 bita se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem na izlazu sabirača ADD u slučaju instrukcija uslovnog skoka dobila adresa skoka. Pri tome je PC<sub>15...0</sub> sadržaj programskog brojača i IR<sub>23...16</sub> proširen znakom do dužine 16 bita pomeraj u odnosu na tekuću vrednost programskog brojača.

Registar CW<sub>15...0</sub> je 16-to razredni pomoći registar u kome se u slučaju baznog indeksnog sa pomerajem adresiranja čuva suma registra opšte namene, koji se koristi kao bazni registar, i pomeraja. Ova suma se dobija sa izlaza sabirača ADD i u registar CW<sub>15...0</sub> upisuje vrednošću 1 signala **IdCW**. Sadržaj registra CW<sub>15...0</sub> se vodi na ulaze multipleksera MX2.

Registar SP<sub>15...0</sub> je 16-to razredni ukazivač na vrh steka čiji sadržaj predstavlja adresu memorijске lokacije prilikom upisa na stek i čitanja sa steka. U registar SP<sub>15...0</sub> se vrednošću 1 signala **IdSP** u fazi izvršavanja instrukcije prenosa upisuje sadržaj 16-to razrednog akumulatora AW<sub>15...0</sub>. Sadržaj registra SP<sub>15...0</sub> se inkrementira i dekrementira vrednostima 1 signala **incSP** i **decSP**, što se koristi pri upisu na stek i čitanju sa steka, respektivno. Sadržaj registra SP<sub>15...0</sub> se vodi na ulaze adresnog registra memorije bloka *bus*.

#### 4.1.4 Blok exec


Blok exec sadrži aritmetičko logičku jedinicu ALU, registre AB<sub>7...0</sub> i BB<sub>7...0</sub>, multipleksere MX1, MX2, MX3 i MX4, kodere DC1 i DC2, registre AW<sub>15...0</sub> i BW<sub>15...0</sub>, multipleksere MX5 i MX6 (slika 23), registar PSW<sub>15...0</sub>, flip-flop START (slika 24), kombinacione mreže za formiranje signala postavljanja indikatora N, Z, C i V (slika 25) i

kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **nneg**, **brpom** (slika 26).

Aritmetičko logička jedinica ALU realizacije četiri aritmetičke i četiri logičke mikrooperacije nad sadržajima registara AB<sub>7...0</sub> i BB<sub>7...0</sub> (slike 23). Mikrooperacija koju treba realizovati se specificira vrednošću 1 ili jednog od upravljačkih signala **add**, **sub**, **inc** i **dec** za jednu od aritmetičkih mikrooperacija sabiranja, oduzimanja, inkrementiranja i dekrementiranja, respektivno, ili jednog od upravljačkih signala **and**, **or**, **xor** i **not** za jednu od logičkih mikrooperacija I, ILI, ekskluzivno ILI i komplementiranja, respektivno. Rezultat realizovane mikrooperacije se dobija na linijama ALU<sub>7...0</sub>. Na ulaz C<sub>0</sub> je dovedena vrednost 0, pri čemu je vrednost signala C<sub>0</sub>, bitna samo u slučaju aritmetičkih mikrooperacija, dok ta vrednost nije bitna u slučaju logičkih mikrooperacija. U slučaju aritmetičkih mikrooperacija sabiranja i inkrementiranja vrednost 1 na izlazu C<sub>8</sub> označava da postoji prenos a vrednost 0 da nema prenosa. U slučaju aritmetičkih mikrooperacija oduzimanja i dekrementiranja vrednost 1 na izlazu C<sub>8</sub> označava da nema pozajmice, a vrednost 0 da ima pozajmice. U slučaju logičkih mikrooperacija signal na izlazu C<sub>8</sub> nema smisla.

Registar AB<sub>7...0</sub> je 8-mo razredni akumulator koji se koristi kao implicitno izvorište i odredište u instrukcijama prenosa, aritmetičkim, logičkim i pomeračkim instrukcijama. Sadržaj sa izlaza multipleksera MX1 se vodi na ulaze registra AB<sub>7...0</sub> i u njega upisuje vrednošću 1 signala **IdAB**.

Sadržaj registra AB<sub>7...0</sub> se pomera udesno za jedno mesto vrednošću 1 signala **shR**. Tada se u najstariji razred registra AB<sub>7</sub> upisuje signal **IR** koji dolazi sa izlaza multipleksera MX3. Sadržaj registra AB<sub>7...0</sub> se pomera uлево за jedno mesto vrednošću 1 signala **shL**. Tada se u najmlađi razred registra AB<sub>0</sub> upisuje signal **IL** koji dolazi sa izlaza multipleksera MX4. Sadržaj registra AB<sub>7...0</sub> se vodi na ulaze ALU gde se koristi kao prvi izvorišni operand u slučaju aritmetičkih i logičkih operacija.



Slika 23 Blok exec (prvi deo)

Multipleksers MX1 je 8-mo razredni multipleksers sa 2 ulaza. Na ulaze 0 i 1 multipleksera se vode sadržaji ALU<sub>7..0</sub> i BB<sub>7..0</sub> koji se propuštaju kroz multiplekser i upisuju u registar AB<sub>7..0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 i 1 upravljačkog signala **mxAB**.

Sadržaj ALU<sub>7..0</sub> predstavlja rezultat aritmetičke ili logičke operacije koje kao odredište implicitno koriste registar akumulatora AB<sub>7..0</sub>.

Sadržaj BB<sub>7...0</sub> predstavlja operand koji se u fazi izvršavanja instrukcije LDB prebacuje iz prihvavnog registra operanda BB<sub>7...0</sub> u registar akumulatora AB<sub>7...0</sub>.

Registrar BB<sub>7...0</sub> je 8-mo razredni prihvavni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom svih instrukcija sa jednoadresnim formatom. Sadržaj sa izlaza multipleksera MX2 se vodi na ulaze registra BB<sub>7...0</sub> i u njega upisuje vrednošću 1 signala **IdBB**. Sadržaj registra BB<sub>7...0</sub> se vodi

na ulaze ALU, gde se koristi kao drugi izvorišni operand u slučaju aritmetičkih i logičkih instrukcija, i na

ulaze multipleksera MX1 kroz koji se propušta i upisuje u registar AB<sub>7...0</sub> u slučaju instrukcije LDB.

Multipleksler MX2 je 8-mo razredni multipleksler sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji GPR<sub>7...0</sub>, MDR<sub>7...0</sub> i IR<sub>15...8</sub> koji se propuštaju kroz multipleksler i upisuju u registar BB<sub>7...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 10 upravljačkih signala **mxBB<sub>1</sub>** i **mxBB<sub>0</sub>**. Sadržaj GPR<sub>7...0</sub> predstavlja operand u slučaju registarskog direktnog adresiranja, MDR<sub>7...0</sub> u slučaju memorijskih adresiranja i IR<sub>15...8</sub> u slučaju neposrednog adresiranja.

Multipleksler MX3 je 1-no razredni multipleksler sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **AB<sub>7</sub>**, **0**, **AB<sub>0</sub>** i **PSWC** koji se propuštaju kroz multipleksler i po liniji IR upisuju u razred AB<sub>7</sub> registra AB<sub>7...0</sub> pri realizaciji neke od četiri instrukcije pomeranja i rotiranja za jedno mesto udesno sadržaja registra AB<sub>7...0</sub>. Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 00 do 11 sadržaja sa izlaza kodera CD1. Signal **AB<sub>7</sub>** se propušta za instrukciju aritmetičkog pomeranja udesno kada signal operacije ASR ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomeranja udesno kada signal operacije LSR ima vrednost 1. Signal **AB<sub>0</sub>** se propušta za instrukciju rotiranja udesno kada signal operacije ROR ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja kroz indikator PSWC udesno kada signal operacije RORC ima vrednost 1.

Multipleksler MX4 je 1-no razredni multipleksler sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **0**, **0**, **AB<sub>7</sub>** i **PSWC** koji se propuštaju kroz multipleksler i po liniji IL upisuju u razred AB<sub>0</sub> registra AB<sub>7...0</sub> pri realizaciji neke od četiri instrukcije pomeranja i rotiranja za jedno mesto ulevo sadržaja registra AB<sub>7...0</sub>. Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 00 do 11 sadržaja sa izlaza kodera CD2. Signal **0** se propušta za instrukciju aritmetičkog pomeranja ulevo kada signal operacije ASL ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomeranja ulevo kada je aktivan signal operacije LSL. Signal **AB<sub>7</sub>** se propušta za instrukciju rotiranja ulevo kada signal operacije ROL ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja kroz indikator PSWC ulevo kada signal operacije ROLC ima vrednost 1.

Koder CD1 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 00 do 11 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja udesno za jedno mesto ASR, LSR, ROR i RORC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja udesno ASR koji je povezan na ulaz 0 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 00, koja omogućuje da se kroz multipleksler MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **AB<sub>7</sub>**. Ukoliko signal operacije logičkog pomeranja udesno LSR koji je povezan na ulaz 1 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 01, koja omogućuje da se kroz multipleksler MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **0**. Ukoliko signal operacije rotiranja udesno ROR koji je povezan na ulaz 2 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 10, koja omogućuje

da se kroz multiplekser MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **AB<sub>0</sub>**. Ukoliko signal operacije rotiranja udesno kroz indikator PSWC RORC koji je povezan na ulaz 3 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 11, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **PSWC**.


Koder CD2 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 00 do 11 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja ulevo za jedno mesto ASL, LSL, ROL i ROLC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja ulevo ASL koji je povezan na ulaz 0 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 00, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal **0**. Ukoliko signal operacije logičkog pomeranja ulevo LSL koji je povezan na ulaz 1 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 01, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal **0**. Ukoliko signal operacije rotiranja ulevo ROL koji je povezan na ulaz 2 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 10, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal **AB<sub>7</sub>**. Ukoliko signal operacije rotiranja ulevo kroz indikator PSWC ROLC koji je povezan na ulaz 3 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 11, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal **PSWC**.

Registar AW<sub>15...0</sub> je 16-to razredni akumulator koji se koristi kao implicitno izvorište u instrukcijama prenosa STW, PUSHW, STIVTP, STIMR i STSP i implicitno odredište u instrukcijama prenosa LDW, POPW, LDIVTP, LDIMR i LDSP. Sadržaj sa izlaza multipleksera MX5 se vodi na ulaze registra AW<sub>15...0</sub> i u njega upisuje vrednošću 1 signala **IdAW**. Sadržaj registra AW<sub>15...0</sub> se vodi u blok *addr* gde se, ukoliko se izvršava instrukcija prenosa STW sa zadatim direktnim registarskim adresiranjem, upisuje u registarski fajl GPR i ukoliko se izvršava instrukcija STSP upisuje u registar SP. Sadržaj registra AW<sub>15...0</sub> se vodi i u blok *bus* gde se, ukoliko se izvršava ili instrukcija prenosa STW sa zadatim nekim od memorijskih adresiranja ili instrukcija prenosa PUSHW, upisuje u memoriju. Sadržaj registra AW<sub>15...0</sub> se, takođe, vodi i u blok *intr* gde se, ukoliko se izvršava instrukcija STIVTP ili instrukcija STIMR, upisuje u registre IVTP ili u registar IMR, respektivno.

Multiplekser MX5 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji BW<sub>15...0</sub>, SP<sub>15...0</sub>, IVTP<sub>15...0</sub> i IMR<sub>15...0</sub>. Selekција jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 11 upravljačkih signala **mxAW<sub>1</sub>** i **mxAW<sub>0</sub>**. Sadržaj sa izlaza multipleksera MX5 se vodi na ulaze registra AW<sub>15...0</sub>. Sadržaj BW<sub>15...0</sub> se propušta kroz multiplekser u slučaju instrukcije LDW, sadržaj SP<sub>15...0</sub> u slučaju instrukcije LDSP, sadržaj IVTP<sub>15...0</sub> u slučaju instrukcije LDIVTP i sadržaj IMR<sub>15...0</sub> u slučaju instrukcije LDIMR.

Registar BW<sub>15...0</sub> je 16-to razredni prihvatanji registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom instrukcije prenosa LDW. Sadržaj sa izlaza multipleksera MX6 se vodi na ulaze registra BW<sub>15...0</sub> i u njega upisuje vrednošću 1 signala **IdBW**. Sadržaj registra BW<sub>15...0</sub> se vodi na ulaze multipleksera MX5 kroz koji se propušta i upisuje u registar AW<sub>15...0</sub> u slučaju instrukcije LDW.

Multiplekser MX6 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji GPR<sub>15...0</sub>, DW<sub>15...0</sub> i IR<sub>15...0</sub>. Selekciјa jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 10 upravljačkih signala **mxBW<sub>1</sub>** i **mxBW<sub>0</sub>**. Sadržaj sa izlaza multipleksera MX6 se vodi na ulaze registra BW<sub>15...0</sub>. Sadržaj GPR<sub>15...0</sub> predstavlja operand u slučaju direktnog registarskog adresiranja, sadržaj DW<sub>15...0</sub> u slučaju memorijskih adresiranja i sadržaj IR<sub>15...0</sub> u slučaju neposrednog adresiranja.



Slika 24 Blok exec (drugi deo)

Registrar **PSW<sub>15...0</sub>** je 16-to razredni registr koji sadrži indikatore programske statusne reči procesora (slika 24). Registr **PSW<sub>15...0</sub>** se sastoji od flip-flopova **PSWI**, **PSWT**, **PSWL<sub>2</sub>**, **PSWL<sub>1</sub>**, **PSWL<sub>0</sub>**, **PSWV**, **PSWC**, **PSWZ** i **PSWN**, koji predstavljaju razrede **PSW<sub>15..14</sub>** i **PSW<sub>6...0</sub>**, respektivno, dok razredi **PSW<sub>13...7</sub>** ne postoje.

Flip-flop PSWI sadrži indikator *interrupt*. Flip-flop se postavlja na vrednost 1 vrednošću 1 signala **stPSWI** u okviru faze izvršavanja instrukcije INTE i na vrednost 0 vrednošću 1 signala **clPSWI** u okviru faze izvršavanja instrukcije INTD kao i u okviru faze opsluživanja zahteva za prekid svih instrukcija ukoliko je tokom izvršavanja instrukcije stigao zahtev za prekid pa se prolazi kroz ovu fazu.

Flip-flop PSWT sadrži indikator *trap*. Flip-flop PSWT se postavlja na vrednost 1 vrednošću 1 signala **stPSWT** u okviru faze izvršavanja instrukcije TRPE i na vrednost 0 vrednošću 1 signala **clPSWT** u okviru faze izvršavanja instrukcije TRPD kao i u okviru faze opsluživanja zahteva za prekid svih instrukcija ukoliko je tokom izvršavanja instrukcije stigao zahtev za prekid pa se prolazi kroz ovu fazu.

Flip-flopovi PSWL<sub>2</sub> do PSWL<sub>0</sub> sadrže indikatore *level*. U flip-flopove PSWL<sub>2</sub> do PSWL<sub>0</sub> se vrednošću 1 signala **IdL** u okviru faze opsluživanja zahteva za prekid od ulazno/izlaznih uređaja upisuju vrednosti signala **prl<sub>2</sub>** do **prl<sub>0</sub>**, čime se ovi flip-flopovi postavljaju na vrednost nivoa prioriteta ulazno/izlaznog uređaja na čiju se prekidnu rutinu prelazi.

Flip-flop PSWV sadrži indikator *overflow*. U flip-flop PSWV se vrednošću 1 signala **IdV** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **V**.

Flip-flop PSWC sadrži indikator *carry/borrow*. U flip-flop PSWC se vrednošću 1 signala **IdC** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **C**.

Flip-flop PSWZ sadrži indikator *zero*. U flip-flop PSWZ se vrednošću 1 signala **IdZ** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **Z**.

Flip-flop PSWN sadrži indikator *negative*. U flip-flop PSWN se vrednošću 1 signala **IdN** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **N**.

U razrede PSW<sub>15..14</sub> koji predstavljaju 2 najstarija razreda registra PSW<sub>15...0</sub> se vrednošću 1 signala **IdPSWH** upisuje sadržaj razreda MDR<sub>7..6</sub> prihvavnog registra podatka MDR<sub>7...0</sub> bloka *bus*, dok se u razrede PSW<sub>6..0</sub> koji predstavljaju 7 najmlađih razreda registra PSW<sub>15...0</sub> vrednošću 1 signala **IdPSWL** upisuje sadržaj razreda MDR<sub>6..0</sub> prihvavnog registra podatka MDR<sub>7...0</sub>. Ovo se koristi prilikom izvršavanja instrukcije RTI da se sadržajem sa vrha steka restaurira sadržaj registra PSW<sub>15..0</sub>. Sadržaji 2 najstarija razreda PSW<sub>15..14</sub>, 7 najmlađih razreda PSW<sub>6..0</sub> i vrednosti 0 za nepostojeće razrede PSW<sub>13..7</sub> registra PSW<sub>15..0</sub> se vode posebno kao 8 starijih razreda PSW<sub>15..8</sub> i 8 mlađih razreda PSW<sub>7..0</sub> registra PSW<sub>15..0</sub> u blok *bus* u kome se upisuju u prihvativni registar podatka MDR<sub>7..0</sub>. Ovo se koristi prilikom opsluživanja zahteva za prekida da se sadržaj registra PSW<sub>15..0</sub> stavi na vrh steka.


Flip-flop START svojom vrednošću 1 omogućuje izvršavanje instrukcija, dok vrednošću 0 zaustavlja. U flip-flop START se upisuje vrednost 1 vrednošću 1 signala **TSTART** koja se generiše ili pri uključenju napajanja ili aktiviranjem tastera START. U flip-flop se upisuje vrednost 0 vrednošću 1 signala **clSTART** koja se generiše u okviru faze izvršavanja instrukcije HALT.

Kombinacione mreže signala postavljanja indikatora N, Z, C i V se sastoje od logičkih elemenata (slika 25). Na izlazima kombinacionih mreža se formiraju signali koji se upisuju u flip-flopove PSWN, PSWZ, PSWC i PSWV programske statusne reči u okviru izvršavanja određenih instrukcija (odeljak 2.1.5). Signal **N** ima vrednost koja odgovara vrednosti razreda AB<sub>7</sub> ukoliko jedan od signala operacija LDB, ..., ROLC ima vrednost 1, dok u svim ostalim situacijama signal **N** ima vrednost 0. Signal **Z** ima vrednost 1 ukoliko svi razredi registra AB<sub>7..0</sub> imaju vrednost 0 i ukoliko jedan od signala operacija LDB, ..., ROLC ima vrednost 1,

dok u svim ostalim situacijama signal **Z** ima vrednost 0. Signal **C** predstavlja prenos u slučaju operacija ADD i INC i ima vrednost koja odgovara vrednosti signala **C<sub>8</sub>** ukoliko jedan od signala operacija ADD ili INC ima vrednost 1. Signal **C** predstavlja pozajmicu u slučaju operacija SUB i DEC i ima vrednost koja odgovara invertovanoj vrednosti signala **C<sub>8</sub>** ukoliko jedan od signala operacija SUB ili DEC ima vrednost 1. Pored toga signal **C** ima vrednost koja odgovara vrednosti signala **AB<sub>0</sub>** ukoliko jedan od signala operacija ASR, LSR, ROR ili RORC ima vrednost 1 i vrednost koja odgovara vrednosti signala **AB<sub>7</sub>** ukoliko jedan od signala operacija ASL, LSL, ROL ili ROLC ima vrednost 1. U svim ostalim situacijama signal **C** ima vrednost 0.


Signal **V** ima vrednost koja odgovara vrednosti jednog od signala **V<sub>ADD</sub>**, **V<sub>SUB</sub>**, **V<sub>INC</sub>** i **V<sub>DEC</sub>**, ukoliko jedan od signala operacija ADD, SUB, INC ili DEC ima vrednost 1, respektivno, dok u svim ostalim situacijama signala **V** ima vrednost 0.

Signal **V<sub>ADD</sub>** ima vrednost 1 ukoliko signali **AB<sub>7</sub>** i **BB<sub>7</sub>** imaju vrednost 0 i signal **ALU<sub>7</sub>** ima vrednost 1 ili ukoliko signali **AB<sub>7</sub>** i **BB<sub>7</sub>** imaju vrednost 1 i signal **ALU<sub>7</sub>** vrednost 0. Signal **V<sub>SUB</sub>** ima vrednost 1 ukoliko signali **ALU<sub>7</sub>** i **BB<sub>7</sub>** imaju vrednost 0 i signal **AB<sub>7</sub>** vrednost 1 ili ukoliko signali **ALU<sub>7</sub>** i **BB<sub>7</sub>** imaju vrednost 1 i signal **AB<sub>7</sub>** ima vrednost 0. Signal **V<sub>INC</sub>** ima vrednost 1 ukoliko signal **AB<sub>7</sub>** ima vrednost 0 i signal **ALU<sub>7</sub>** ima vrednost 1. Signal **V<sub>DEC</sub>** ima vrednost 1 ukoliko signal **AB<sub>7</sub>** ima vrednost 1 i signal **ALU<sub>7</sub>** ima vrednost 0.



Slika 25 Blok exec (treći deo)

Kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **nneg** i **brpom** se sastoje od logičkih elemenata i multipleksera MX7, MX8 i MX9 (slika 26). Logičkim elementima se na osnovu sadržaja flip-flopova PSWN, PSWZ, PSWC i PSWV programske statusne reči formiraju signali **eql**, ..., **nneg**. Multiplekserima MX7, MX8 i MX9 se na osnovu razreda IR<sub>27...24</sub> prihvavnog registra instrukcije kojima se specificira kod operacije instrukcije uslovnog skoka BEQL, ..., BNNEQ selektuje jedan od signala **eql**, ..., **nneg** i pojavljuje kao signal **brpom** koji se koristi u upravljačkoj jedinici **uprav** da bi se prilikom izvršavanja instrukcija uslovnog skoka utvrdilo da li je uslov za skok ispunjen ili nije. Selekcija jednog od signala **eql**, ..., **nneg** i formiranje signala **brpom** se realizuje na osnovu kodiranja odgovarajućih kodova operacija instrukcija uslovnog skoka BEQL, ..., BNNEQ. Kodiranje instrukcija je tako realizovano da se razredom IR<sub>27</sub> selektuje jedna od dve podgrupe G0\_PG2 (poglavlje 2.1.5.1.3.1) i G0\_PG3 (poglavlje 2.1.5.1.3.1) instrukcija uslovnog skoka (tabela 4), dok se razredima IR<sub>26...24</sub> unutar selektovane podrupe selektuje odgovarajuća instrukcija (tabele 7 i 8).



Slika 26 Blok exec (četvrti deo)

Signal rezultata operacija **eql**, ..., **nneg** imaju sledeće značenje:

**eql** — rezultat nula,

**neq** — rezultat različit od nule,

**grt** — rezultat veći od nule u aritmetici sa znakom,

**gre** — rezultat veći od nule ili jednak nuli u aritmetici sa znakom,

**lss** — rezultat manji od nule u aritmetici sa znakom,

**leq** — rezultat manji od nule ili jednak nuli u aritmetici sa znakom,

**grtu** — rezultat veći od nule u aritmetici bez znaka,

**greu** — rezultat veći od nule ili jednak nuli u aritmetici bez znaka,

**lssu** — rezultat manji od nule u aritmetici bez znaka,

**lequ** — rezultat manji od nule ili jednak nuli u aritmetici bez znaka,  
**neg** — razred PSWN aktivan,  
**nng** — razred PSWN nije aktivan,  
**ovf** — razred PSWV aktivan i  
**nvf** — razred PSWV nije aktivan.

Signalni rezultati operacija **eql**, ..., **nvf** se realizuju prema sledećim izrazima:

$$\begin{aligned}
 \mathbf{eql} &= \mathbf{PSWZ}, \\
 \mathbf{neq} &= \overline{\mathbf{PSWZ}}, \\
 \mathbf{grt} &= \overline{(\mathbf{PSWN} \oplus \mathbf{PSWV}) + \mathbf{PSWZ}),} \\
 \mathbf{gre} &= \overline{(\mathbf{PSWN} \oplus \mathbf{PSWV})}, \\
 \mathbf{lss} &= \mathbf{PSWN} \oplus \mathbf{PSWV}, \\
 \mathbf{leq} &= \overline{(\mathbf{PSWN} \oplus \mathbf{PSWV})} + \mathbf{PSWZ}, \\
 \mathbf{grtu} &= \overline{\mathbf{PSWC}} + \overline{\mathbf{PSWZ}}, \\
 \mathbf{greu} &= \overline{\mathbf{PSWC}}, \\
 \mathbf{lssu} &= \mathbf{PSWC}, \\
 \mathbf{lequ} &= \mathbf{PSWC} + \mathbf{PSWZ}, \\
 \mathbf{neg} &= \mathbf{PSWN}, \\
 \mathbf{nng} &= \overline{\mathbf{PSWN}}, \\
 \mathbf{ovf} &= \mathbf{PSWV} \text{ i} \\
 \mathbf{nvf} &= \overline{\mathbf{PSWV}}.
 \end{aligned}$$

#### 4.1.5 Blok intr


Blok *intr* sadrži logički ILI element za formiranje signala prekida **prekid**, kombinacione i sekvencijalne mreže za prihvatanje unutrašnjih prekida i spoljašnjih nemaskirajućih i maskirajućih prekida, registar  $\text{IMR}_{15\ldots 0}$  (slika 27), kombinacione prekidačke mreže za formiranje signala spoljašnjih maskirajućih prekida **printr** (slika 28), kombinacione i sekvencijalne mreže za formiranje pomeraja za tabelu sa adresama prekidnih rutina  $\text{IVTDSP}_{15\ldots 0}$  i registar  $\text{IVTP}_{15\ldots 0}$  (slika 29).

Logički ILI element za formiranje signala prekida **prekid** daje vrednost 1 signala prekida **prekid** ukoliko barem jedan od signala prekida ima vrednost 1 (slika 27). To može da bude neki od signala unutrašnjih prekida i to **PRINS** za prekid zbog izvršavanja instrukcije prekida INT, **PRCOD** za prekid usled čitanja instrukcije sa nepostojećim kodom operacije i **PRADR** za prekid pri čitanju instrukcije sa neposrednim adresiranjem za odredišni operand, zatim signal spoljašnjeg prekida **PRINM** zbog generisanja nemaskirajućeg prekida, potom signal spoljašnjeg prekida **printr** zbog prisustva nekog od maskirajućih prekida i na kraju signal koji predstavlja I funkciju signala unutrašnjeg prekida **PSWT** usled prekida zbog zadatog režim rada procesora prekid posle svake instrukcije i komplementa signala operacije povratka iz prekidne rutine RTI. Treba uočiti da time što se uzima I funkciju signala **PSWT** i komplementa signala se obezbeđuje da režim rada prekid posle svake instrukcije nije dozvoljen za instrukciju povratka iz prekidne rutine RTI.

Kombinacione i sekvencijalne mreže za prihvatanje unutrašnjih zahteva za prekid (slika 27) se sastoje od flip-flopova PRINS, PRCOD i PRADR.

Flip-flop PRINS pamti unutrašnji zahtev za prekid izazvan izvršavanjem instrukcije prekida INT. Ovaj flip-flop se postavlja na vrednost 1 vrednošću 1 signala **stPRINS** u fazi

izvršavanja instrukcije prekida INT i na vrednost 0 vrednošću 1 signala **clPRINS** u okviru opsluživanja ovog zahteva za prekid.



Slika 27 Blok intr (prvi deo)

Flip-flop PRCOD pamti unutrašnji zahtev za prekid zbog čitanja instrukcije sa nepostojećim kodom operacije. Flip-flop PRCOD se postavlja na vrednost 1 vrednošću 1 signala **stPRCOD** koji se generiše u fazi čitanja instrukcije ukoliko je u bloku *fetch* otkriven nepostojeći kod operacije i formirana vrednost 1 signala **grop** (slika 21). Flip-flop PRCOD se postavlja na vrednost 0 vrednošću 1 signala **clPRCOD** u okviru opsluživanja ovog zahteva za prekid.

Flip-flop PRADR pamti unutrašnji zahtev za prekid zbog korišćenja neposrednog adresiranja za odredišni operand. Flip-flop PRADR se postavlja na vrednost 1 vrednošću 1 signala **stPRADR** koji se generiše u fazi čitanja instrukcije ukoliko je u bloku *fetch* otkriveno korišćenja neposrednog adresiranja za odredišni operand i formirana vrednost 1 signala **gradr**

(slika 21). Flip-flop PRADR se postavlja na vrednost 0 vrednošću 1 signala **clPRADR** u okviru opsluživanja ovog zahteva za prekid.

Signali **PRINS**, **PRCOD** i **PRADR** se koriste u upravljačkoj jedinici **uprav** kao signali logičkih uslova prilikom opsluživanja prekida.

Kombinacione i sekvensijalne mreže za prihvatanje spoljašnjih nemaskirajućih i maskirajućih prekida se sastoje od flip-flopova PRINM, PRINTR<sub>1</sub> do PRINTR<sub>7</sub> i dekodera DC (slika 27).

Flip-flop PRINM služi za prihvatanje spoljašnjeg nemaskirajućeg zahteva za prekid **inm**. Zahtev za prekid **inm** dolazi od uređaja **FAULT** kao impuls i pamti se u flip-flopu PRINM na prvi signal takta. Flip-flop PRINM se postavlja na vrednost 0 vrednošću 1 signala **clPRINM** u okviru opsluživanja ovog zahteva za prekid.

Flip-flopovi PRINTR<sub>1</sub> do PRINTR<sub>7</sub> služe za prihvatanje spoljašnjih maskirajućih zahteva za prekid intr<sub>1</sub> do intr<sub>7</sub>. Zahtevi za prekid intr<sub>1</sub> do intr<sub>7</sub> koji dolaze od ulazno/izlaznih uređaja **U/I** kao impuls pamte se u flip-flopovima za prihvatanje prekida PRINTR<sub>1</sub> do PRINTR<sub>7</sub>, respektivno. U obradi prekida koriste se sadržaji flip-flopova PRINTR<sub>1</sub> do PRINTR<sub>7</sub>. Kada se u okviru opsluživanja zahteva za prekid prihvati neki od maskirajućih zahteva za prekid, odgovarajući flip-flop PRINTR<sub>1</sub> do PRINTR<sub>7</sub> se postavlja na vrednost 0. Postavljanje flip-flopova PRINTR<sub>1</sub> do PRINTR<sub>7</sub> na vrednost 0 se realizuje u okviru opsluživanja spoljašnjeg maskirajućeg zahteva za prekid vrednošću 1 odgovarajućeg signala **clINTR<sub>1</sub>** do **clINTR<sub>7</sub>**, respektivno. Postavljanje odgovarajućeg flip-flopa PRINTR<sub>1</sub> do PRINTR<sub>7</sub> na vrednost 0 se realizuje tako što se u okviru opsluživanja spoljašnjeg maskirajućeg zahteva za prekid generiše vrednost 1 signala **clINTR**. S obzirom da signali **prl<sub>2</sub>** do **prl<sub>0</sub>** daju binarnu vrednost jedne od linija intr<sub>1</sub> do intr<sub>7</sub> po kojoj je prihvачeni zahtev za prekid stigao, ovi signali se koriste da selektuju odgovarajući flip-flop PRINTR<sub>1</sub> do PRINTR<sub>7</sub> koji se vrednošću 1 signala **clINTR** postavlja na vrednost 0.


Dekoder DC u okviru opsluživanja spoljašnjeg maskirajućeg zahteva za prekid pri vrednosti 1 signala **clINTR** daje vrednost 1 jednog od signala **clINTR<sub>1</sub>** do **clINTR<sub>7</sub>**. Koji će od signala **clINTR<sub>1</sub>** do **clINTR<sub>7</sub>** tada imati vrednost 1 zavisi od vrednosti signala **prl<sub>2</sub>** do **prl<sub>0</sub>** koji daju binarnu vrednost linije intr<sub>1</sub> do intr<sub>7</sub> po kojoj je prihvачeni zahtev za prekid stigao.

Registrar maske IMR<sub>15...0</sub> služi za pojedinačno maskiranje spoljašnjih maskirajućih zahteva za prekid intr<sub>1</sub> do intr<sub>7</sub>. Zahtevima za prekid intr<sub>1</sub> do intr<sub>7</sub> odgovaraju razredi IMR<sub>1</sub> do IMR<sub>7</sub> registra maske IMR<sub>15...0</sub>, dok se preostali razredi ne koriste. Upis sadržaja sa linija AW<sub>15...0</sub> se obavlja ukoliko signal **IdIMR** ima vrednost 1. Upis u registrar IMR<sub>15...0</sub> se realizuje samo kod izvršavanja instrukcije STIMR, koja služi za upis sadržaja akumulatora AW<sub>15...0</sub> u registrar procesora IMR<sub>15...0</sub>.

Kombinacione prekidačke mreže za formiranje signala spoljašnjih maskirajućih prekida **printr** se sastoji od logičkih ILI i I elemenata, kodera CD i komparatora CMP (slika 28).

Signal maskirajućeg prekida **printr** ima vrednost 1 ukoliko signali **imrprintr**, **acc** i **PSWI** imaju vrednosti 1. Signal **imrprintr** ima vrednost 1 ukoliko barem jedan od signala **irm<sub>1</sub>** do **irm<sub>7</sub>** ima vrednost 1. Ovo će se desiti ukoliko se barem u jednom od flip-flopova PRINTR<sub>1</sub> do PRINTR<sub>7</sub> (slika 27) nalazi vrednost 1 i ukoliko je u odgovarajućem razredu IMR<sub>1</sub> do IMR<sub>7</sub> registra maske IMR<sub>15...0</sub> takođe vrednost 1. Signal **acc** na izlazu komparatora CMP ima vrednost 1 ukoliko je prioritet pristiglog spoljašnjeg maskirajućeg zahteva za prekid najvišeg prioriteta koji nije maskiran viši od prioriteta tekućeg programa. Prioritet pristiglog spoljašnjeg maskirajućeg zahteva za prekid najvišeg prioriteta koji nije maskiran određen je

signalima  $\text{prl}_2$  do  $\text{prl}_0$  na izlazu kodera prioriteta CD, dok je prioritet tekućeg programa određenog signalima  $\text{PSWL}_2$  do  $\text{PSWL}_0$  registra  $\text{PSW}_{15\ldots 0}$  (slika 28). Signal  $\text{PSWI}$  dolazi sa izlaza odgovarajućeg razreda registra  $\text{PSW}_{15\ldots 0}$  i njegovim vrednostima 1 i 0 se dozvoljavaju i maskiraju svi maskirajući prekidi, respektivno (slika 24).




Slika 28 Blok intr (drugi deo)

Kombinacione i sekvencijalne mreže za formiranje pomeraja IVTDSP<sub>15...0</sub> za tabelu sa adresama prekidnih rutina se sastoje od kodera CD1 i CD2, i registra BR<sub>7...0</sub> sa multiplekserom MX (slika 29).

Koder CD1 služi za formiranje broja ulaza u tabelu sa adresama prekidnih rutina za unutrašnje prekide, spoljašnji nemaskirajući prekid i unutrašnji prekid zbog zadatog režima rada prekid posle svake instrukcije. Ovi prekidi su određeni signalima na izlazima flip-flopova PSWT za unutrašnji prekid usled zadatog režima rada prekid posle svake instrukcije, PRINM za spoljašnji nemaskirajući prekid, PRADR za unutrašnji prekid zbog korišćenja neposrednog adresiranja za odredišni operand i PRCOD za unutrašnji prekid zbog čitanja instrukcije sa nepostojećim kodom operacije. Signali sa izlaza flip-flopova PSWT, PRINM, PRADR i PRCOD dovedeni su na ulaze 0 do 3 kodera prioriteta CD1 po rastućim prioritetima. Na izlazu kodera dobija se broj zahteva za prekid najvišeg prioriteta binarno kodiran sa dva bita koji predstavljaju dva najniža bita broja ulaza. Bitovi 2 do 7 broja ulaza imaju vrednost 0 i sa dva bita na izlazu kodera CD1 formiraju 8-mo bitnu vrednost broja ulaza  $\text{UINT}_{7\ldots 0}$ . Ovim se dobijaju brojevi ulaza od 0 do 3.

Koder CD2 služi za formiranje broja ulaza u tabelu sa adresama prekidnih rutina za spoljašnje maskirajuće prekide  $\text{intr}_1$  do  $\text{intr}_7$ . Signalni spoljašnjih maskirajućih prekida  $\text{intr}_1$  do  $\text{intr}_7$  posle eventualnog maskiranja razredima  $\text{IMR}_1$  do  $\text{IMR}_7$  registra maske  $\text{IMR}_{15\ldots 0}$  pojavljuju se kao signali  $\text{irm}_1$  do  $\text{irm}_7$  (slika 28). Ovi signali se vode na ulaze 1 do 7 kodera

prioriteta CD2 po rastućim prioritetima. Na izlazu kodera dobija se broj zahteva za prekid najvišeg prioriteta binarno kodiran sa tri bita koji predstavljaju tri najniža bita broja ulaza. Bit 3, koji ima vrednost 1 i bitovi 4 do 15, koji imaju vrednost 0, sa tri bita na izlazu kodera CD2 formiraju 8-mo bitnu vrednost broja ulaza UEXT<sub>7...0</sub>. Ovim se dobijaju brojevi ulaza od 9 do 15.



Slika 29 Blok intr (treći deo)

Registrar BR<sub>7...0</sub> sa multipleksersom MX služi za selekciju i pamćenje broja ulaza u tabelu sa adresama prekidnih rutina (slika 29). Upis sadržaja sa izlaza multipleksera MX u registrar BR<sub>7...0</sub> se obavlja vrednošću 1 signala **ldBR**. Sadržaj registra BR<sub>7...0</sub> se u okviru opsluživanja zahteva za prekid koristi za formiranje pomeraja IVTDSP<sub>15...0</sub> za ulazak u tabelu sa adresama prekidnih rutina. Kako adresa prekidne rutine zauzima dve susedne memorijske lokacije, to se pomeraj IVTDSP<sub>15...0</sub> dobija pomeranjem sadržaja registra BR<sub>7...0</sub> za jedno mesto uлево.

Multiplekser MX je 8-mo razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji IR<sub>23...16</sub>, UEXT<sub>7...0</sub> i UINT<sub>7...0</sub>, koji predstavljaju brojove ulaza u tabelu sa adresama prekidnih rutina za instrukciju prekida INT, za spoljašnje maskirajuće prekide, i za unutrašnje prekide i spoljašnji nemaskirajući prekid, respektivno. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 10 upravljačkih signala **mxBR<sub>1</sub>** i **mxBR<sub>0</sub>**. Sadržaj IR<sub>23...16</sub> se propušta kroz multipleksera za instrukciju prekida INT, UEXT<sub>7...0</sub> za spoljašnje maskirajuće prekide i UINT<sub>7...0</sub> za unutrašnje prekide i spoljašnji nemaskirajući prekid. Sadržaj sa izlaza multipleksera MX se vodi na ulaze registra BR<sub>7...0</sub>.

Registrar IVTP<sub>15...0</sub> je ukazivač na tabelu sa adresama prekidnih rutina i sadrži početnu adresu tabele. Upis sadržaja sa linija AW<sub>15...0</sub> u registrar IVTP<sub>15...0</sub> se obavlja vrednošću 1 signala **ldIVTP**. Upis u registr IMR<sub>15...0</sub> se realizuje samo kod izvršavanja instrukcije STIVTP, koja služi za upis sadržaja akumulatora AW<sub>15...0</sub> u registrar procesora IVTP<sub>15...0</sub>.

## 4.2 UPRAVLJAČKA JEDINICA

U ovom odeljku se daju dijagram toka izvršavanja instrukcija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice **uprav**.

### 4.2.1 Dijagram toka izvršavanja instrukcija

Dijagram toka izvršavanja instrukcija je predstavljen operacionim i uslovnim blokovima (slika 30). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U početnom koraku dijagram toka operacija vrši se provera da li je procesor zaustavljen ili ne. Ako je procesor zaustavljen ostaje se u početnom koraku i čeka startovanje procesora. Ako procesor nije zaustavljen prelazi se na korake u kojima se realizuje faza čitanje instrukcije.

U okviru faze čitanje instrukcije najpre se čita prvi bajt instrukcije u kome se nalazi kod operacije i vrši provera da li je očitana instrukcija sa nepostojećim kodom operacije. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu opsluživanje prekida.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima bezadresnih instrukcija čija je dužina jedan bajt. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije čita se drugi bajt instrukcije i vrši provera da li postoji greška adresiranja. Greška adresiranja postoji samo ukoliko se radi o instrukciji upisa za koju je zadato neposredno adresiranja, što se utvrđuje na osnovu koda operacije iz prvog bajta instrukcije i načina adresiranja iz prva tri bita drugog bajta instrukcije. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu opsluživanje prekida.


U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima instrukcija uslovnog skoka čija je dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija i da li vrednost načina adresiranja odgovara vrednostima za direktno registarsko adresiranje i indirektno registarsko adresiranje čija je dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu formiranje adrese operanda.

U nastavku faze čitanje instrukcije čita se treći bajt instrukcije i proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija bezuslovnog skoka čija je dužina tri bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija i da li vrednosti načina adresiranja odgovara vrednosti za neposredno adresiranje čija je dužina tri bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu formiranje adrese operanda.

U nastavku faze čitanje instrukcije čita se četvrti bajt instrukcije i prelazi na fazu formiranje adrese operanda.



Slika 30 Dijagram toka izvršavanja instrukcija

U okviru faze formiranje adrese operanda se postupa različito u zavisnosti od toga da li se radi o instrukcijama upisa ili čitanja operanda, a u slučaju da se radi o instrukcijama čitanja operanda i od toga da li se operand nalazi u instrukciji, nekom od registara opšte namene ili memorijskoj lokaciji. U slučaju neposrednog adresiranja operand se čita neposredno iz instrukcije i prelazi na fazu izvršavanje operacije. Slučaj sa neposrednim adresiranjem u operaciji upisa ne može da se javi u fazi formiranje adrese operanda, jer se provera na ovaj slučaj vrši još u fazi čitanje instrukcije i ukoliko se otkrije detektuje se greška adresiranja i

prelazi na fazu opsluživanje prekida. U slučaju direktnog registarskog adresiranja operand se čita iz registra opšte namene i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa. U svim ostalim slučajevima se radi o nekom od memorijskih adresiranja, pa se saglasno specificiranim načinu adresiranja formira adresa memorijске lokacije. Operand se čita iz memorijске lokacije i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa.

U okviru faze izvršavanje operacija se postupa različito u zavisnosti od vrednosti koda operacije. U slučaju instrukcije zaustavljanja, procesor se zaustavlja i prelazi na početni korak u kome se i ostaje jer je procesor zaustavljen. U slučaju instrukcije bez dejstva odmah se prelazi na fazu opsluživanje prekida. U slučaju preostalih instrukcija prelazi se na izvršavanje odgovarajuće operacije saglasno vrednosti koda operacije i prelazi na fazu opsluživanje prekida. Instrukcijama prenosa se ostvaruju prenosi iz različitih izvorišta u akumulator procesora i obrnuto. Aritmetičkim instrukcijama se realizuju aritmetičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Logičkim instrukcijama se realizuju logičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Instrukcijama pomeranja i rotiranja se vrše pomeranja uлево и удесно садржаја akumulatora, a rezultat smešta u akumulator.

Instrukcijama skoka se realizuju bezuslovni i uslovni skokovi u programu, skok na potprogram, povratak iz potprograma i programski generiše prekid. Instrukcijama postavljanja indikatora u PSW se zadaju ili zabranjuju režim rada reakcije na maskirajuće prekide i režim rada sa prekidom posle svake instrukcije.

U fazi opsluživanje prekida sa najpre na stek stavljaju programski brojač i programska statusna reč. Posle toga se po opadajućim prioritetima utvrđuje prekid najvišeg prioriteta za koji je zahtev generisan i saglasno tome formira broj ulaza u tabelu sa adresam prekidnih rutina. Na kraju se, sabiranjem broja ulaza pretvorenog u pomeraj i registra koji ukazuje na početnu adresu tabele sa adresama prekidnih rutina, dobija adresa sa koje se čita adresa prekidne rutine, upisuje u programski brojač i vraća u početni korak. Time se kreće sa fazom čitanje instrukcije prve instrukcije prekidne rutine.

#### 4.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 30) i dat je u obliku dijagrama toka mikrooperacija, dijagrama toka upravljačkih signala (slike 31 do 57) i sekvene upravljačkih signala (tabela 16).

Dijagram toka mikrooperacija i dijagram toka upravljačkih signala su dati istovremeno i predstavljeni su operacionim i uslovnim blokovima. U operacionim blokovima dijagrama toka mikrooperacija se nalaze mikrooperacije i uslovi pod kojima se one izvršavaju, dok se u operacionim blokovima dijagrama toka upravljačkih signala nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima dijagrama toka mikrooperacija i dijagrama toka upravljačkih signala se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima se koriste iskazi za signale i skokove. Iskazi za signale su oblika  
| **signali.**

Ovaj iskaz sadrži spisak upravljačkih signala blokova operacione jedinice *oper* i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

*br step<sub>A</sub>*,

*br (if uslov then step<sub>A</sub>) i*

*br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>)).*


Prvi iskaz sadrži korak step<sub>A</sub> na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step<sub>A</sub> i određuje korak step<sub>A</sub> na koji treba preći ukoliko signal **uslov** ima vrednost 1 i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov<sub>1</sub>, ..., uslov<sub>n</sub>** i korake step<sub>A1</sub>, ..., step<sub>An</sub> i određuje na koji od koraka step<sub>A1</sub>, ..., step<sub>An</sub> treba preći u zavisnosti od toga koji od signala **uslov<sub>1</sub>, ..., uslov<sub>n</sub>** ima vrednost 1 i u daljem tekstu se referiše kao višestruki uslovni skok.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

Tabela 16 Sekvenca upravljačkih signala

! Sekvenca upravljačkih signala ima četiri celine koje odgovaraju fazama čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacije i opsluživanje prekida. Faza čitanje instrukcije se realizuje u koracima step<sub>00</sub> do step<sub>18</sub> koji su zajednički za sve instrukcije. Faza formiranje adrese i čitanje operanda se realizuje u koracima step<sub>20</sub> do step<sub>43</sub> pri čemu postoje posebni koraci za svaki način adresiranja operanda. Faza izvršavanje operacije se realizuje u koracima step<sub>50</sub> do step<sub>BE</sub>, pri čemu postoje posebni koraci za svaku operaciju. Faza opsluživanje prekida se realizuje u koracima step<sub>C0</sub> do step<sub>E3</sub>. !

! Čitanje instrukcije !



Slika 31 Čitanje instrukcije (prvi deo)

! U koraku step<sub>00</sub> se proverava vrednost signala **START** bloka *exec* koji vrednostima 0 i 1 ukazuje da li je processor neaktivan ili aktivran, respektivno. Ukoliko je procesor neaktivran ostaje se u koraku step<sub>00</sub>, dok se u suprotnom slučaju prelazi na korak step<sub>01</sub>. !

step<sub>00</sub> br (if **START** then step<sub>00</sub>);

! U koracima step<sub>01</sub> do step<sub>04</sub> se čita prvi bajt instrukcije i smešta u razrede IR<sub>31...24</sub> prihvavnog registra instrukcije IR<sub>31...0</sub>. Vrednostima 0 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>1</sub>** i **maMAR<sub>0</sub>** bloka *bus* se sadržaj registra PC<sub>15..0</sub> bloka *fetch* propušta kroz multiplekser MX1 i vrednošću 1 signala **IdMAR** upisuje u adresni registar MAR<sub>15..0</sub> bloka *bus*. Pored toga, vrednošću 1 signala **incPC** se sadržaj registra PC<sub>15..0</sub> inkrementira. U koraku step<sub>02</sub> se proverava vrednost signala **hack** bloka *bus* koji vrednostima 1 i 0 ukazuje da li je processor prepustio magistralu kontroleru sa direktnim pristupom memoriji ili je magistrala u posedu procesora, respektivno. Ukoliko je procesor prepustio magistralu ostaje se u koraku step<sub>02</sub>, dok se u suprotnom slučaju prelazi na korak step<sub>03</sub>. U koraku step<sub>03</sub> se realizuje čitanje jednog bajta i upisivanje u registar podatka MDR<sub>7..0</sub> bloka *bus*. Vrednošću 1 signala **eMAR** se sadržaj registra MAR<sub>15..0</sub> pušta na adresne linije ABUS<sub>15..0</sub> magistrale **BUS**. Pored toga se vrednošću 1 signala **rdCPU** generiše vrednost 0 signala na upravljačkoj liniji **RDBUS** magistrale **BUS**, čime se u memoriji **MEM** startuje operacija čitanja. U koraku step<sub>03</sub> se ostaje onoliko perioda signala takta koliko je neophodno da se čitanje realizuje. Sve vreme dok je processor u koraku step<sub>03</sub> adresa je prisutna na linijama ABUS<sub>15..0</sub> i na liniji **RDBUS** je vrednost 0. Po završenom čitanju memorija **MEM** pušta pročitani sadržaj na linije podataka DBUS<sub>7..0</sub> magistrale **BUS**. Radi indikacije da je sadržaj na linijama DBUS<sub>7..0</sub> važeći memorija generiše vrednost 0 signala na upravljačkoj liniji **FCBUS** magistrale **BUS**. U koraku step<sub>03</sub> se proverava vrednost signala **fcCPU** bloka *bus* koji vrednostima 0 i 1 ukazuje da čitanje nije završeno i da je čitanje završeno, respektivno. Ukoliko čitanje nije završeno ostaje se u koraku step<sub>03</sub>, dok se u suprotnom slučaju sadržaj sa linija DBUS<sub>7..0</sub> upisuje u registar podatka MDR<sub>7..0</sub> i prelazi na korak step<sub>04</sub>. U koraku step<sub>04</sub> se vrednošću 1 signala **IdIR0** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvati registar instrukcije i to u razrede IR<sub>31..24</sub> bloka *bus*. !

step<sub>01</sub> **IdMAR**, **incPC**;

step<sub>02</sub> br (if **hack** then step<sub>02</sub>);

step<sub>03</sub> **eMAR**, **rdCPU**,

br (if **fcCPU** then step<sub>03</sub>);

step<sub>04</sub> **IdIR0**;

! U koraku step<sub>05</sub> se proverava vrednost signala **gopr** bloka *fetch* da bi se utvrdilo da li prvi bajt instrukcije sadrži korektnu vrednost koda operacije. U zavisnosti od toga da li signal **gopr** ima vrednost 1 ili 0, prelazi se na korak step<sub>06</sub> ili step<sub>07</sub>, respektivno. Ukoliko prvi bajt instrukcije sadrži nekorektnu vrednost koda operacije, u koraku step<sub>06</sub> se vrednošću 1 signala **stPRCOD** bloka *intr* u flip-flop **PRCOD** upisuje vrednost 1 i bezuslovno prelazi na korak step<sub>07</sub> radi utvrđivanja adrese prekidne rutine. !

step<sub>05</sub> br (if **gopr** then step<sub>07</sub>);

step<sub>06</sub> **stPRCOD**,

br step<sub>07</sub>;


! U koraku step<sub>07</sub> se proverava vrednost signala **I1** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije jedan bajt ili više bajtova. U zavisnosti od toga da li signal **I1** ima vrednost 1 ili 0, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije ili step<sub>07</sub> i produžava sa čitanjem bajtova instrukcije. !

step<sub>07</sub> br (if **I1** then step<sub>50</sub>);

! U koracima step<sub>08</sub> do step<sub>0B</sub> se čita drugi bajt instrukcije i smešta u razrede IR<sub>23...16</sub> prihvavnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>08</sub> do step<sub>0A</sub> u kojima se čita drugi bajt instrukcije su isti kao koraci step<sub>01</sub> do step<sub>03</sub> u kojima se čita prvi bajt instrukcije. U koraku step<sub>0B</sub> se signalom **IdIR1** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvati registar instrukcije i to u razrede IR<sub>23..16</sub> bloka *bus*. Istovremeno se vrednošću 1 signala **IdGPRADR** bloka *addr* razredi MDR<sub>4..0</sub> upisuju u registar GPRADR<sub>4..0</sub>. Time se u registru GPRADR<sub>4..0</sub> nalazi adresa registra opšte

namene koja se koristi samo u slučaju da se radi o instrukciji kojoj je potrebna ta adresa da bi se saglasno specificiranom načinu adresiranja došlo do operanda. !

- step<sub>08</sub> **ldMAR, incPC;**
- step<sub>09</sub> *br (if **hack** then step<sub>09</sub>);*
- step<sub>0A</sub> **eMAR, rdCPU,**
- br (if **fcCPU** then step<sub>0A</sub>);*
- step<sub>0B</sub> **ldIR1, ldGPRADR;**




Slika 32 Čitanje instrukcije (drugi deo)

! U koraku step<sub>0C</sub> se proverava vrednost signala **gradr** bloka *fetch* da bi se utvrdilo da li je nekorektno adresiranje specificirano. Ovo se dešava ukoliko se za instrukcije STB i STW specificira neposredno adresiranje. U zavisnosti od toga da li signal **gradr** ima vrednost 1 ili 0, prelazi se na korak step<sub>0D</sub> ili step<sub>0E</sub>, respektivno. Ukoliko je nekorektno adresiranje specificirano, u koraku step<sub>0D</sub> se vrednošću 1 signala **stPRADR** bloka *intr* u flip-flop **PRADR** upisuje vrednost 1 i bezuslovno prelazi na korak step<sub>C0</sub> radi utvrđivanja adrese prekidne rutine. !

- step<sub>0C</sub> *br (if **gradr** then step<sub>0E</sub>);*
- step<sub>0D</sub> **stPRADR,**
- br step<sub>C0</sub>;*

! U koracima step<sub>0E</sub> i step<sub>0F</sub> se proverava vrednost signala **l2\_brnch** i **l2\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije dva bajta ili više bajtova. Iz koraka step<sub>0E</sub> se u zavisnosti od toga da li signal **l2\_brnch** ima vrednost 1 ili 0, prelazi na korak step<sub>50</sub> i fazu izvršavanje operacije ili step<sub>0F</sub> i proveru vrednosti signala **l2\_arlog**. Iz koraka step<sub>0F</sub> se u zavisnosti od toga da li signal **l2\_arlog** ima vrednost 1 ili 0, prelazi na korak step<sub>20</sub> i fazu formiranje adrese i čitanje operanda ili step<sub>10</sub> i produžava sa čitanjem bajtova instrukcije.!

- step<sub>0E</sub> *br (if **l2\_brnch** then step<sub>50</sub>);*
- step<sub>0F</sub> *br (if **l2\_arlog** then step<sub>20</sub>);*



Slika 33 Čitanje instrukcije (treći deo)

! U koracima step<sub>10</sub> do step<sub>12</sub> se čita treći bajt instrukcije i smešta u razrede IR<sub>15...8</sub> prihvavnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>10</sub> do step<sub>12</sub> u kojima se čita treći bajt instrukcije su isti kao koraci step<sub>01</sub> do step<sub>03</sub> u kojima se čita prvi bajt instrukcije!

step<sub>10</sub> **ldMAR, incPC;**  
 step<sub>11</sub> *br (if hack then step<sub>11</sub>);*  
 step<sub>12</sub> **eMAR, rdCPU,**  
 | *br (if fcCPU then step<sub>12</sub>);*

! U koraku step<sub>13</sub> se vrednošću 1 signala **ldIR2** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvati registar instrukcije i to u razrede IR<sub>15...8</sub> bloka *bus* !

! U koracima step<sub>13</sub> i step<sub>14</sub> se proverava vrednost signala **l3\_jump** i **l3\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije tri ili četiri bajta. Iz koraka step<sub>13</sub> se u zavisnosti od toga da li signal **l3\_jump** ima vrednost 1 ili 0, prelazi na korak step<sub>50</sub> i fazu izvršavanje operacije ili step<sub>14</sub> i proveru vrednosti signala **l3\_arlog**. Iz koraka step<sub>14</sub> se u zavisnosti od toga da li signal **l3\_arlog** ima vrednost 1 ili 0, prelazi na korak step<sub>20</sub> i fazu formiranje adrese i čitanje operanda ili step<sub>15</sub> i produžava sa čitanjem četvrtog bajta instrukcije!

step<sub>13</sub> **ldIR2,**  
 | *br (if l3\_jump then step<sub>50</sub>);*  
 step<sub>14</sub> *br (if l3\_arlog then step<sub>20</sub>);*

! U koracima step<sub>15</sub> do step<sub>17</sub> se čita četvrti bajt instrukcije i smešta u razrede IR<sub>7..0</sub> prihvavnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>15</sub> do step<sub>17</sub> u kojima se čita četvrti bajt instrukcije su isti kao koraci step<sub>01</sub> do step<sub>03</sub> u kojima se čita prvi bajt instrukcije. U koraku step<sub>08</sub> se vrednošću 1 signala **ldIR3** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvati registar instrukcije


i to u razrede IR<sub>7...0</sub> bloka bus. Iz koraka step<sub>18</sub> se bezuslovno prelazi na korak step<sub>20</sub> i fazu formiranje adrese i čitanje operanda. !

```

step15 IdMAR, incPC;
step16 br (if hack then step16);
step17 eMAR, rdCPU,
       br (if fcCPU then step17);
step18 IdIR3,
       br step20;

```

! Formiranje adrese i čitanje operanda !



Slika 34 Formiranje adrese i čitanje operanda (prvi deo)

! U korak step<sub>20</sub> se dolazi iz koraka step<sub>0F</sub>, step<sub>14</sub> i step<sub>18</sub> ukoliko se radi o instrukcijama dužine dva, tri i četiri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. Za sve instrukcije, sem instrukcija STB i STW, operand se smešta u registar BB<sub>7..0</sub> ili BW<sub>15..0</sub>. Operand može da bude u nekom od registara opšte namene, u memorijskoj lokaciji ili samoj instrukciji. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene ili u samoj instrukciji, ova faza se svodi na prebacivanje operanda u registar BB<sub>7..0</sub> ili BW<sub>15..0</sub>. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim čita operand. Izuzetak su instrukcije STB i STW kod kojih se operand upisuje. U slučaju adresiranja kod koga se operand upisuje u registar opšte namene, odmah se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u registar opšte namene. U

slučaju nekog od adresiranja kod kojih se operand upisuje u memoriju, u ovoj fazi se samo formira adresa operanda u registru **MAR<sub>15...0</sub>**, pa se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u memoriju na formiranoj adresi. Slučaj kada se upisuje u samu instrukciju se otkriva još u fazi čitanje instrukcije i to kod čitanja drugog bajta instrukcije, pa ovaj slučaj ne može da se javi u ovoj fazi. U koraku step<sub>20</sub> se realizuje višestruki uslovní skok na jedan od koraka step<sub>21</sub>, step<sub>25</sub>, ..., step<sub>41</sub> u zavisnosti od toga koji od signala adresiranja **regdir**, **regind**, **memdir**, **memind**, **regindpom**, **bxpom**, **bcpom**, **imm** bloka *addr* ima vrednost 1. !

```
step20 br (case (regdir, regind, memdir, memind, regindpom, bxpom, bcpom, imm) then
    | (regdir, step21), (regind, step25), (memdir, step27), (memind, step29),
    | (regindpom, step32), (bxpom, step34), (pcpom, step37), (imm, step41));
```

! Registarsko direktno adresiranje !

! U korak step<sub>21</sub> se dolazi iz step<sub>20</sub> ukoliko signal za registarsko direktno adresiranje **regdir** ima vrednost 1. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>22</sub> u kome se proverava vrednost signala operacije **LDW**. Ukoliko signal **LDW** ima vrednost 1, prelazi se na korak step<sub>24</sub> u kome se vrednošću 1 signala **IdBW** 16-to razredni sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka *addr* upisuje u registar BW<sub>15...0</sub> bloka *exec*. U suprotnom slučaju se prelazi na sledeći korak u kome se vrednošću 1 signala **IdBB** niži bajt adresiranog registra opšte namene GPR<sub>7...0</sub> upisuje u registar BB<sub>7...0</sub> bloka *exec*. U oba slučaja se prelazi na korak step<sub>50</sub> i fazu izvršavanje operacije. !

```
step21 br (if store then step50);
step22 br (if LDW then step24);
step23 IdBB,
    | br step50;
step24 IdBW,
    | br step50;
```

! Registarsko indirektno adresiranje !


! U korak step<sub>25</sub> se dolazi iz step<sub>20</sub> ukoliko signal za registarsko indirektno adresiranje **regind** ima vrednost 1. Vrednošću 1 signala **mxMAR<sub>0</sub>** se sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka *addr* propušta kroz multipleksler MPX1 bloka *bus* i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub> bloka *bus*. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarskog indirektnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>26</sub> iz koga se bezuslovno prelazi na korak step<sub>38</sub> i čitanje operanda. !

```
step25 mxMAR0, IdMAR,
    | br (if store then step50);
step26 br step38;
```

! Memorijsko direktno adresiranje !

! U korak step<sub>27</sub> se dolazi iz step<sub>20</sub> ukoliko signal za memorijsko direktno adresiranje **memdir** ima vrednost 1. Vrednošću 1 signala **mxMAR<sub>1</sub>** se sadržaj registra IR<sub>15...0</sub> bloka *fetch* propušta kroz multipleksler MX1 bloka *bus* i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj memorijskog direktnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>28</sub> iz koga se bezuslovno prelazi na korak step<sub>38</sub> i čitanje operanda. !

```
step27 mxMAR1, IdMAR,
    | br (if store then step50);
step28 br step38;
```



Slika 35 Formiranje adrese i čitanje operanda (drugi deo)

! Memorijsko indirektno adresiranje !

! U korak step<sub>29</sub> se dolazi iz step<sub>20</sub> ukoliko signal za memorijsko indirektno adresiranje **memind** ima vrednost 1. Vrednošću 1 signala **mxMAR<sub>1</sub>** se sadržaj registra IR<sub>15..0</sub> bloka *fetch* propušta kroz multipleksjer MX1 bloka *bus* i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15..0</sub>. Time se u registru MAR<sub>15..0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese operanda za slučaj memorijskog indirektnog adresiranja. Čitanje

prvog bajta se realizuje u koracima step<sub>2A</sub> i step<sub>2B</sub>, a drugog bajta u koracima step<sub>2D</sub> i step<sub>2E</sub>, na isti način kao u koracima step<sub>02</sub> i step<sub>03</sub>, kod čitanja prvog bajta instrukcije. U koraku step<sub>2C</sub> se iz registra MDR<sub>7...0</sub> bloka bus prvi bajt vrednošću 1 signala **IdDWH** upisuje u viši bajt registra DW<sub>15...0</sub> bloka bus, a vrednošću 1 signala **incMAR** adresni registar MAR<sub>15...0</sub> bloka bus inkrementira na adresu sledećeg bajta. U koraku step<sub>2F</sub> se iz registra MDR<sub>7...0</sub> bloka bus drugi bajt vrednošću 1 signala **IdDWL** upisuje u niži bajt registra DW<sub>15...0</sub>. Na kraju se u koraku step<sub>30</sub> vrednostima 1 signala **mxMAR<sub>1</sub>** i **mxMAR<sub>0</sub>** sadržaj registra DW<sub>15...0</sub> koji predstavlja adresu operanda propušta kroz multiplekser MX1 bloka bus i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>31</sub> iz koga se bezuslovno prelazi na korak step<sub>38</sub> i čitanje operanda. !

```

step29 mxMAR1, IdMAR;
step2A br (if hack then step2A);
step2B eMAR, rdCPU,
         br (if fcCPU then step2B);
step2C IdDWH, incMAR;
step2D br (if hack then step2D);
step2E eMAR, rdCPU,
         br (if fcCPU then step2E);
step2F IdDWL;
step30 mxMAR1, mxMAR0, IdMAR,
         br (if store then step50);
step31 br step38;

```

! Registarsko indirektno adresiranje sa pomerajem !

! U korak step<sub>32</sub> se dolazi iz step<sub>20</sub> ukoliko signal za registarsko indirektno adresiranje sa pomerajem **regindpom** ima vrednost 1. Vrednostima 1 signala **mxADDA<sub>0</sub>** i **mxADDB<sub>0</sub>** se najpre kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju adresirani registar opšte namene GPR<sub>15...0</sub> bloka *addr* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, zatim se vrednošću 1 signala **mxMAR<sub>2</sub>** dobijeni sadržaja sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka bus i na kraju vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarskog indirektnog adresiranja sa pomerajem. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>33</sub> iz koga se bezuslovno prelazi na korak step<sub>38</sub> i čitanje operanda. !

```

step32 mxADDA0, mxADDB0, mxMAR2, IdMAR,
         br (if store then step50);
step33 br step38;


```

! Bazno indeksno adresiranje sa pomerajem !

! U korak step<sub>34</sub> se dolazi iz step<sub>20</sub> ukoliko signal za bazno indeksno adresiranje sa pomerajem **bxpom** ima vrednost 1. U koraku step<sub>34</sub> se vrednostima 1 signala **mxADDA<sub>0</sub>** i **mxADDB<sub>0</sub>** kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju adresirani registar opšte namene GPR<sub>15...0</sub> bloka *addr* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, a vrednošću 1 signala **IdCW** sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD upisuje u registar CW<sub>15...0</sub> bloka *addr*. Pored toga vrednošću 1 signala **incGPRAR** bloka *addr* se vrši inkrementiranje adresnog registra GPRAR<sub>4...0</sub> registara opšte namene GPR<sub>15...0</sub>. U koraku step<sub>35</sub> se vrednostima 1 signala **mxADDA<sub>1</sub>, mxADDA<sub>0</sub> i mxADDB<sub>1</sub>** kroz multipleksere MX2 i MX3 na ulaze sabirača ADD propuštaju sadržaji registra CW<sub>15...0</sub> i adresiranog registra opšte namene GPR<sub>15...0</sub>, vrednošću 1 signala **mxMAR<sub>2</sub>** se dobijeni sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka bus i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub> bloka bus. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj bazno indeksnog adresiranja sa pomerajem. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije.

U suprotnom slučaju se prelazi na korak step<sub>36</sub> iz koga se bezuslovno prelazi na korak step<sub>38</sub> i čitanje operanda. !

- step<sub>34</sub> **mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, ldCW, incGPRAR;**
- step<sub>35</sub> **mxADDA<sub>1</sub>, mxADDA<sub>0</sub>, mxADDB<sub>1</sub>, mxMAR<sub>2</sub>, ldMAR,**  
*br (if store then step<sub>50</sub>);*
- step<sub>36</sub> *br step<sub>38</sub>;*



Slika 36 Formiranje adrese i čitanje operanda (treći deo)

! PC relativno adresiranje !

! U korak step<sub>37</sub> se dolazi iz step<sub>20</sub> ukoliko signal za PC relativno adresiranje **pcpom** ima vrednost 1. Vrednostima 1 signala **mxADDA<sub>1</sub>** i **mxADDB<sub>0</sub>** se kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju programski brojač PC<sub>15..0</sub> bloka *fetch* i pomeraj iz IR<sub>15..0</sub> bloka *fetch*, vrednošću 1 signala **mxMAR<sub>2</sub>** se dobijeni sadržaj ADD<sub>15..0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15..0</sub> bloka *bus*.

Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj PC relativnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji STB ili instrukciji STW za koje nema čitanja operanda, prelazi se na korak step<sub>50</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>38</sub> i čitanje operanda sa adresu koja se nalazi u registru MAR<sub>15...0</sub>. !

step<sub>37</sub> **mxADDA<sub>1</sub>, mxADD<sub>0</sub>, mxMAR<sub>2</sub>, IdMAR,**

*br (if store then step<sub>50</sub>);*

! Čitanje operanda !

U korak step<sub>38</sub> se dolazi iz step<sub>26</sub> kod registarskog indirektnog adresiranja, iz step<sub>28</sub> kod memorijskog direktnog adresiranja, iz step<sub>31</sub> kod memorijskog indirektnog adresiranja, iz step<sub>33</sub> kod registarskog indirektnog adresiranja sa pomerajem, iz step<sub>36</sub> kod baznog indeksnog adresiranja sa pomerajem i iz step<sub>37</sub> kod PC relativnog adresiranja sa pomerajem. U svim ovim situacijama adresa memorijske lokacije sa koje treba pročitati operand je sračunata u saglasnosti sa specificiranim načinom adresiranja i nalazi se u registru MAR<sub>15...0</sub> bloka *bus*. Za sve instrukcije za koje se čita operand iz memorije dužina operanda je jedan bajt sem za instrukciju LDW za koju je dužina operanda dva bajta. Zbog toga se najpre u koracima step<sub>38</sub> i step<sub>39</sub> čita jedan bajt i to na isti način na koji se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Potom se u koraku step<sub>3A</sub> u zavisnost od toga da li signal **LDW** ima vrednost 0 ili 1 prelazi na korak step<sub>3B</sub> ili korak step<sub>3C</sub>, respektivno. Kroz korak step<sub>3B</sub> se prolazi samo kada je dužina operanda jedan bajt. Tada se vrednostima 1 signala **mxBB<sub>0</sub>** i **IdBB** bloka *exec* sadržaj registra MDR<sub>7...0</sub> bloka *bus* propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub>. Iz koraka step<sub>3B</sub> se prelazi na korak step<sub>50</sub> i fazu izvršavanje operacije. Kroz korake step<sub>3C</sub> do step<sub>40</sub> se prolazi samo kada je dužina operanda dva bajta. Najpre se u koraku step<sub>3C</sub> vrednošću 1 signala **IdDWH** bloka *bus* sadržaj registra MDR<sub>7...0</sub> upisuje u stariji bajt registra DW<sub>15...0</sub> i vrednošću 1 signala **incMAR** inkrementira sadržaj registra MAR<sub>15...0</sub> da bi ukazivao na memorijsku lokaciju na kojoj se nalazi mlađi bajt 16-to razrednog operanda. Potom se u koracima step<sub>3D</sub> i step<sub>3E</sub> čita jedan bajt i to na isti način na koji se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Zatim se u koraku step<sub>3F</sub> vrednošću 1 signala **IdDWL** bloka *bus* sadržaj registra MDR<sub>7...0</sub> upisuje u mlađi bajt registra DW<sub>15...0</sub>. Time se u registru DW<sub>15...0</sub> nalazi 16-to bitni operand. Na kraju se u koraku step<sub>40</sub> vrednostima 1 signala **mxBW<sub>0</sub>** i **IdBW** bloka *exec* sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub>. Iz koraka step<sub>40</sub> se prelazi na korak step<sub>50</sub> i fazu izvršavanje operacije. !

step<sub>38</sub> *br (if hack then step<sub>38</sub>);*

step<sub>39</sub> **eMAR, rdCPU,**

*br (if fcCPU then step<sub>39</sub>);*

step<sub>3A</sub> *br (if LDW then step<sub>3C</sub>);*

step<sub>3B</sub> **mxBB<sub>0</sub>, IdBB,**

*br step<sub>50</sub>;*

step<sub>3C</sub> **IdDWH, incMAR;**

step<sub>3D</sub> *br (if hack then step<sub>3D</sub>);*

step<sub>3E</sub> **eMAR, rdCPU,**

*br (if fcCPU then step<sub>3E</sub>);*

step<sub>3F</sub> **IdDWL;**

step<sub>40</sub> **mxBW<sub>0</sub>, IdBW,**

*br step<sub>50</sub>;*

! Neposredno adresiranje !

U korak step<sub>41</sub> se dolazi iz step<sub>20</sub> ukoliko signal za neposredno adresiranje **imm** ima vrednost 1. Iz ovog koraka se ukoliko signal **LDW** ima vrednost 1 prelazi na korak step<sub>43</sub> u kome se vrednostima 1 signala **mxBW<sub>1</sub>** i **IdBW** bloka *exec* 16-to razredna neposredna veličina koja se nalazi u razredima IR<sub>15...0</sub> bloka *fetch* propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub>. U suprotnom slučaju se prelazi na sledeći korak u kome se vrednostima 1 signala **mxBB<sub>1</sub>** i **IdBB** bloka *exec* 8-mo razredna neposredna veličina koja se nalazi u razredima IR<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub>. U oba slučaja se prelazi na korak step<sub>50</sub> i fazu izvršavanja operacije. !

step<sub>41</sub> *br (if LDW then step<sub>43</sub>);*

```


step42 mxBB1, ldBB,  

      br step50;  

step43 mxBW1, ldBW,  

      br step50;
```

! Izvršavanje operacije !



Slika 37 Izvršavanje operacije (prvi deo)

! U korak step<sub>50</sub> se dolazi iz koraka step<sub>07</sub>, step<sub>0E</sub>, step<sub>13</sub>, step<sub>21</sub>, step<sub>23</sub>, step<sub>24</sub>, step<sub>25</sub>, step<sub>27</sub>, step<sub>30</sub>, step<sub>32</sub>, step<sub>35</sub>, step<sub>37</sub>, step<sub>3B</sub>, step<sub>40</sub>, step<sub>42</sub> i step<sub>43</sub> radi izvršavanja operacije. U koraku step<sub>50</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>51</sub>, step<sub>52</sub>, ..., step<sub>B6</sub> u zavisnosti od toga koji od signala operacija **NOP, HALT, ..., RTS** ima vrednost 1. !

step<sub>50</sub> br (case (NOP, HALT, INTD, INTE, TRPD, TRPE,  
LDB, LDW, STB, STW, POPB, POPW, PUSHB, PUSHW,  
LDIVTP, STIVTP, LDIMR, STIMR, LDSP, STSP,  
ADD, SUB, INC, DEC, AND, OR, XOR, NOT,  
ASR, LSR, ROR, RORC, ASL, LSL, ROL, ROLC,  
BEQL, BNEQL, BNEG, BNNEG, BOVF, BNOVF, BCAR, BNCAR,  
BGRT, BGRTE, BLSS, BLSSE, BGRTU, BGRTEU, BLSSU, BLSSEU,  
JMP, INT, JSR, RTI, RTS)  
then  
(NOP, step<sub>51</sub>), (HALT, step<sub>52</sub>),  
(INTD, step<sub>53</sub>), (INTE, step<sub>54</sub>), (TRPD, step<sub>55</sub>), (TRPE, step<sub>56</sub>),  
(LDB, step<sub>57</sub>), (LDW, step<sub>59</sub>), (STB, step<sub>5A</sub>), (STW, step<sub>60</sub>),  
(POPB, step<sub>69</sub>), (POPW, step<sub>6F</sub>), (PUSHB, step<sub>79</sub>), (PUSHW, step<sub>7E</sub>),  
(LDIVTP, step<sub>87</sub>), (STIVTP, step<sub>88</sub>), (LDIMR, step<sub>89</sub>), (STIMR, step<sub>8A</sub>),  
(LDSP, step<sub>8B</sub>), (STSP, step<sub>8C</sub>),  
(ADD, step<sub>8D</sub>), (SUB, step<sub>8F</sub>), (INC, step<sub>91</sub>), (DEC, step<sub>93</sub>),  
(AND, step<sub>95</sub>), (OR, step<sub>97</sub>), (XOR, step<sub>99</sub>), (NOT, step<sub>9B</sub>),  
(ASR, step<sub>9D</sub>), (LSR, step<sub>9D</sub>), (ROR, step<sub>9D</sub>), (RORC, step<sub>9D</sub>),  
(ASL, step<sub>9F</sub>), (LSL, step<sub>9F</sub>), (ROL, step<sub>9F</sub>), (ROL, step<sub>9F</sub>),

(**BEQL**, step<sub>A1</sub>), (**BNEQL**, step<sub>A1</sub>), (**BNEG**, step<sub>A1</sub>), (**BNNEG**, step<sub>A1</sub>),  
**(BOVF**, step<sub>A1</sub>), (**BNOVF**, step<sub>A1</sub>), (**BCAR**, step<sub>A1</sub>), (**BNCAR**, step<sub>A1</sub>),  
**(BGRT**, step<sub>A1</sub>), (**BGRE**, step<sub>A1</sub>), (**BLSS**, step<sub>A1</sub>), (**BLSSE**, step<sub>A1</sub>),  
**(BGRTU**, step<sub>A1</sub>), (**BGRTEU**, step<sub>A1</sub>), (**BLSSU**, step<sub>A1</sub>), (**BLSSEU**, step<sub>A1</sub>),  
**(JMP**, step<sub>32</sub>), (**INT**, step<sub>A4</sub>), (**JSR**, step<sub>A5</sub>), (**RTI**, step<sub>AE</sub>), (**RTS**, step<sub>B6</sub>));

**! NOP !**

! U korak step<sub>51</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **NOP** ima vrednost 1. Pošto se radi o instrukciji bez dejstva, nema generisanja upravljačkih signala, već se bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>51</sub>    br step<sub>C0</sub>;

**! HALT !**

! U korak step<sub>51</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **HALT** ima vrednost 1. Pošto se radi o instrukciji zaustavljanja procesora, generiše se vrednost 1 signala **clSTART** bloka *exec*, kojom se u flip-flop START upisuje vrednost 0, i bezuslovno prelazi na početni korak step<sub>00</sub>. !

step<sub>52</sub>    **clSTART**,  
               |  
               br step<sub>00</sub>;

**! INTD !**

! U korak step<sub>53</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **INTD** ima vrednost 1. Vrednošću 1 signala **clPSWI** se razred PSWI bloka *exec* postavlja na vrednost 0. Iz koraka step<sub>53</sub> se bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>53</sub>    **clPSWI**,  
               br step<sub>C0</sub>;

**! INTE !**

! U korak step<sub>54</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **INTE** ima vrednost 1. Vrednošću 1 signala **stPSWI** se razred PSWI bloka *exec* postavlja na vrednost 1. Iz koraka step<sub>54</sub> se bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida.!

step<sub>54</sub>    **stPSWI**,  
               br step<sub>C0</sub>;

**! TRPD !**


! U korak step<sub>55</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **TRPD** ima vrednost 1. Vrednošću 1 signala **clPSWT** se razred PSWT bloka *exec* postavlja na vrednost 0. Iz koraka step<sub>55</sub> se bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>55</sub>    **clPSWT**,  
               br step<sub>C0</sub>;

**! TRPE !**

! U korak step<sub>56</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **TRPE** ima vrednost 1. Vrednošću 1 signala **stPSWT** se razred PSWT bloka *exec* postavlja na vrednost 1. Iz koraka step<sub>56</sub> se bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>56</sub>    **stPSWT**,  
               br step<sub>C0</sub>;



Slika 38 Izvršavanje operacija (drugi deo)

**! LDB !**

! U korak step<sub>57</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **LDB** ima vrednost 1. U fazi izvršavanja ove instrukcije se operand specificiran adresnim delom instrukcije prebacuje u registar AB<sub>7...0</sub>. Stoga


se vrednostima 1 signala **mxAB** i **ldAB** bloka *exec* sadržaj registra  $BB_{7..0}$  propušta kroz multiplekser MX i upisuje u registar  $AB_{7..0}$ . Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* upisuju u razrede PSWN i PSWZ programske statusne reči PSW vrednosti signala N i Z formirane na osnovu sadržaja upisanog u registar  $AB_{7..0}$  i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak  $step_{C0}$  i fazu opsluživanje prekida. !

```
step57 mxAB, ldAB;
step58 ldN, ldZ, ldC, ldV,
br stepC0;
```

! LDW !

! U korak  $step_{59}$  se dolazi iz  $step_{50}$  ukoliko signal operacije **LDW** ima vrednost 1. U ovom koraku se vrednošću 1 signala **ldAW** bloka *exec* se sadržaj registra  $BW_{15..0}$  i upisuje u registar  $AW_{15..0}$  i prelazi na korak  $step_{C0}$  i fazu opsluživanje prekida. !

```
step59 ldAW,
br stepC0;
```



Slika 39 Izvršavanje operacija (treći deo)

! STB !

! U korak  $step_{5A}$  se dolazi iz  $step_{50}$  ukoliko signal operacije **STB** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **dirreg** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak  $step_{5B}$  ili  $step_{5F}$ , respektivno. !


```
step5A br (if dirreg then step5F);
```

! U koracima  $step_{5B}$ ,  $step_{5C}$ ,  $step_{5D}$  i  $step_{5E}$  se sadržaj registra  $AB_{7..0}$  bloka *exec* upisuje u memorijsku lokaciju na adresi koja je formirana u fazi formiranje adrese i koja se nalazi i registr  $MAR_{15..0}$  bloka *bus*. Stoga se, najpre, u koraku  $step_{5B}$  vrednostima 1 signala **mxMDR<sub>0</sub>** i **ldMDR** bloka *bus* sadržaj registra  $AB_{7..0}$  propušta kroz multiplekser MX i upisuje u registar  $MDR_{7..0}$ . Pre upisa se u koraku  $step_{5C}$  proverava vrednost signala **hack** bloka *bus* koji vrednostima 1 i 0 ukazuje da li je processor prepustio magistralu kontroleru sa direktnim pristupom memoriji ili je magistrala u posedu procesora, respektivno. Ukoliko je procesor prepustio magistralu ostaje se u koraku  $step_{5C}$ , dok se u suprotnom slučaju prelazi na korak  $step_{5D}$ . U koraku  $step_{5D}$  se realizuje upis. Vrednostima 1 signala **eMAR** i **eMDR** bloka *bus* sadržaji registara  $MAR_{15..0}$  i  $MDR_{7..0}$  se puštaju na adresne linije  $ABUS_{15..0}$  i linije  $DBUS_{7..0}$  podataka **magistrale BUS** i vrednošću 1 signala **wrCPU** formira vrednost 0 signala na upravljačkoj liniji **WRBUS** **magistrale BUS**, čime se u memoriji **MEM** startuje operacija upisa. U koraku  $step_{5D}$  se ostaje onoliko perioda signala takta koliko je neophodno da se upis realizuje. Sve vreme dok je processor u koraku  $step_{5D}$  adresa i podatak se prisutni na linijama  $ABUS_{15..0}$  i  $DBUS_{7..0}$  i na liniji **WRBUS** je vrednost 0. Po završenom upisu memorija **MEM** generiše vrednost 0 signala

na upravljačkoj liniji **FCBUS** magistrale **BUS**. U koraku  $step_{5D}$  se proverava vrednost signala **fcCPU** bloka *bus* koji vrednostima 0 i 1 ukazuje da upis nije završen i da je upis završen, respektivno. Ukoliko upis nije završen ostaje se u koraku  $step_{5D}$ , dok se u suprotnom slučaju prelazi na korak  $step_{5E}$ . Iz koraka  $step_{5E}$  se bezuslovno prelazi na korak  $step_{C0}$  i fazu opsluživanje prekida. !

- $step_{5B}$  **mxMDR<sub>0</sub>, ldMDR;**
- $step_{5C}$  *br (if hack then step<sub>5C</sub>);*
- $step_{5D}$  **eMAR, eMDR, wrCPU,**
- br (if fcCPU then step<sub>5D</sub>);*
- $step_{5E}$  *br step<sub>C0</sub>;*

! U koraku  $step_{5F}$  se sadržaj registra  $AB_{7\dots0}$  bloka *exec* proširen nulama do dužine 16 bita vrednošću 1 signala **wrGPR** bloka *addr* upisuje u adresirani registar opšte namene  $GPR_{15\dots0}$  i bezuslovno prelazi na korak  $step_{C0}$  i fazu opsluživanje prekida. !



Slika 40 Izvršavanje operacije (četvrti deo)

! STW !

! U korak  $step_{60}$  se dolazi iz  $step_{50}$  ukoliko signal operacije **STW** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **dirreg** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak  $step_{61}$  ili  $step_{68}$ , respektivno. !

- $step_{60}$  *br (if dirreg then step<sub>68</sub>);*


! U koracima  $step_{60}$  do  $step_{67}$  se sadržaj najpre višeg bajta a zatim i nižeg bajta registra  $AW_{15\dots0}$  bloka *exec* upisuje u dve susedne memorijske lokacije počev od memorijske lokacije čija je adresa formirana u fazi formiranje adrese i koja se nalazi i registru  $MAR_{15\dots0}$  bloka *bus*. Stoga se, najpre, u koraku  $step_{61}$  vrednostima 1 signala **mxMDR<sub>1</sub>** i **ldMDR** bloka *bus* sadržaj registra  $AW_{15\dots8}$  propušta kroz multipleksjer MX2 i upisuje u registar MDR<sub>7\dots0</sub>. Upis se realizuje u koracima  $step_{62}$  i  $step_{63}$  na isti

načina kao što se to radi u koracima step<sub>5C</sub> i step<sub>5D</sub> instrukcije STB. Potom se u koraku step<sub>64</sub> vrednostima 1 signala **mxMDR<sub>1</sub>**, **mxMDR<sub>0</sub>** i **ldMDR** bloka *bus* sadržaj registra AW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>65</sub> i step<sub>66</sub> na isti načina kao što se to radi u koracima step<sub>62</sub> i step<sub>63</sub> za prethodni bajt. Po završetku upisa se prelazi na korak step<sub>67</sub>, a iz ovog koraka se bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

- step<sub>61</sub> **mxMDR<sub>1</sub>, ldMDR**;
- step<sub>62</sub> *br (if hack then step<sub>62</sub>)*;
- step<sub>63</sub> **eMAR, eMDR, wrCPU**,
- br (if fcCPU then step<sub>63</sub>)*;
- step<sub>64</sub> **mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR, incMAR**;
- step<sub>65</sub> *br (if hack then step<sub>65</sub>)*;
- step<sub>66</sub> **eMAR, eMDR, wrCPU**,
- br (if fcCPU then step<sub>66</sub>)*;
- step<sub>67</sub> *br step<sub>C0</sub>*;

! U koraku step<sub>68</sub> se vrednostima 1 signala **mxGPR** i **wrGPR** bloka *addr* sadržaj registra AW<sub>15...0</sub> bloka *exec* propušta kroz multiplekser MX1 i upisuje u adresirani registar opšte namene GPR<sub>15...0</sub> i bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

- step<sub>68</sub> **mxGPR, wrGPR**,
- br step<sub>C0</sub>*;




Slika 41 Izvršavanje operacija (peti deo)

! POPB !

! U korak step<sub>69</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **POPB** ima vrednost 1. U fazi izvršavanja ove instrukcije sa steka se skida bajt podatka i upisuje u registar AB<sub>7...0</sub> bloka *exec*. Stoga se, najpre, u koraku step<sub>69</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub> bloka *addr*. Čitanje se realizuje u koracima step<sub>6A</sub> i step<sub>6B</sub> na isti načina kao što se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Potom se vrednostima 1 signala **mxBB<sub>0</sub>** i **ldBB** sadržaj registra MDR<sub>7...0</sub> bloka *bus* propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub> bloka *exec*. Zatim se vrednostima 1 signala **mxAB** i **ldAB** sadržaj registra BB<sub>7...0</sub> propušta kroz multiplekser MX1 i upisuje u registar AB<sub>7...0</sub> bloka *exec*. Na kraju se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* upisuju u razrede PSWN i PSWZ programske statusne reči vrednosti signala N i Z formirane na osnovu sadržaja upisanog u registar AB i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

- step<sub>69</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP**;
- step<sub>6A</sub> *br (if hack then step<sub>6A</sub>)*;

step<sub>6B</sub> **eMAR, rdCPU,**  
*br (if fcCPU then step<sub>6B</sub>);*  
 step<sub>6C</sub> **mxBB<sub>0</sub>, ldBB;**  
 step<sub>6D</sub> **mxAB, ldAB;**  
 step<sub>6E</sub> **ldN, ldZ, ldC, ldV,**  
*br step<sub>C0</sub>;*



Slika 42 Izvršavanje operacije (šesti deo)


! POPW !

! U korak step<sub>6F</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **POPW** ima vrednost 1. U fazi izvršavanja ove instrukcije sa steka se skidaju dva bajta podatka i upisuju u registar AW<sub>15...0</sub> bloka exec. Stoga se, najpre, u koraku step<sub>69</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **IdMAR** bloka bus sadržaj registra SP<sub>15...0</sub> bloka addr propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>70</sub> i step<sub>71</sub> na isti načina kao što se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Potom se vrednošću 1 signala **IdDWL** sadržaj registra MDR<sub>7...0</sub> bloka bus upisuje u niži bajt registra DW<sub>7...0</sub> bloka exec. Zatim se u koraku step<sub>73</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **IdMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>74</sub> i step<sub>75</sub> na isti načina kao što se to radi u koracima step<sub>70</sub> i step<sub>71</sub> u kojima se čita prethodni bajt. Potom se vrednošću 1 signala **IdDWH** sadržaj registra MDR<sub>7...0</sub> upisuje u viši bajt registra DW<sub>15...8</sub>. Time se u registru DW<sub>15...0</sub> nalazi 16-to bitna vrednost skinuta sa steka. Na kraju se najpre vrednostima 1 signala **mxBW<sub>0</sub>** i **ldBW** sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub> bloka exec i zatim vrednostima 0 signala **mxAW<sub>1</sub>** i **mxAW<sub>0</sub>** i vrednošću 1 signala **ldAW** sadržaj registra BW<sub>15...0</sub> propušta kroz multiplekser MX5 i upisuje u registar AW<sub>15...0</sub> i prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

```

step6F mxMAR2, mxMAR0, IdMAR, decSP;
step70 br (if hack then step70);
step71 eMAR, rdCPU,
br (if fcCPU then step71);
step72 IdDWL;
step73 mxMAR2, mxMAR0, IdMAR, decSP;
step74 br (if hack then step74);
step75 eMAR, rdCPU,
br (if fcCPU then step75);
step76 IdDWH;
step77 mxBW0, IdBW;
step78 IdAW,
br stepC0;

```



Slika 43 Izvršavanje operacija (sedmi deo)

#### ! PUSHB !

U korak step<sub>79</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **PUSHB** ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AB<sub>7...0</sub> bloka *exec* stavlja na vrh steka. Stoga se najpre u koraku step<sub>79</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>7A</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **IdMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>0</sub>** i **IdMDR** sadržaj registra AB<sub>7...0</sub> propušta kroz multiplekser MX2 bloka *bus* i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>7B</sub> i step<sub>7C</sub> na isti načina kao što se to radi u koracima step<sub>5C</sub> i step<sub>5D</sub> instrukcije STB. Na kraju se iz koraka step<sub>7D</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

```

step79 incSP;
step7A mxMAR2, mxMAR0, IdMAR, mxMDR0, IdMDR;
step7B br (if hack then step7B);
step7C eMAR, eMDR, wrCPU,
br (if fcCPU then step7C);
step7D br stepC0;


```

#### ! PUSHW !

U korak step<sub>7E</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **PUSHW** ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* stavlja na stek i to prvo viši a zatim i niži bajt. Stoga se u koraku step<sub>7E</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>7F</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **IdMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima

1 signala **mxMDR<sub>1</sub>** i **IdMDR** sadržaj registra AW<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>80</sub> i step<sub>81</sub> na isti načina kao što se to radi u koracima step<sub>5C</sub> i step<sub>5D</sub> instrukcije STB. Ponovo se sada u koraku step<sub>82</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>83</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **IdMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>1</sub>**, **mxMDR<sub>0</sub>** i **IdMDR** sadržaj registra AW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>84</sub> i step<sub>85</sub> na isti načina kao što se to radi u koracima step<sub>80</sub> i step<sub>81</sub>. Na kraju se iz koraka step<sub>86</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>7E</sub> **incSP**;  
 step<sub>7F</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>1</sub>, IdMDR**;  
 step<sub>80</sub> *br (if hack then step<sub>80</sub>)*;  
 step<sub>81</sub> **eMAR, eMDR, wrCPU**,  
*br (if fcCPU then step<sub>81</sub>)*;  
 step<sub>82</sub> **incSP**;  
 step<sub>83</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, IdMDR**;  
 step<sub>84</sub> *br (if hack then step<sub>84</sub>)*;  
 step<sub>85</sub> **eMAR, eMDR, wrCPU**,  
*br (if fcCPU then step<sub>85</sub>)*;  
 step<sub>86</sub> *br step<sub>C0</sub>*;




Slika 44 Izvršavanje operacije (osmi deo)

! LDIVTP !

! U korak step<sub>87</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije LDIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra IVTP<sub>15...0</sub> bloka *intr* upisuje u registar AW<sub>15...0</sub> bloka *exec*. Stoga se vrednostima 1 signala **mxAW<sub>1</sub>** i **IdAW** sadržaj registra IVTP<sub>15...0</sub> propušta kroz

multiplekser MX5 bloka *exec* i upisuje u registar  $AW_{15..0}$ . Na kraju se iz koraka step<sub>87</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>87</sub> **mxAW<sub>1</sub>, ldAW,**  
*br step<sub>C0</sub>;*



Slika 45 Izvršavanje operacije (deveti deo)

! STIVTP !

! U korak step<sub>88</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije STIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $AW_{15..0}$  bloka *exec* upisuje u registar  $IVTP_{15..0}$  bloka *intr*. Stoga se vrednošću 1 signala **IdIVTP** sadržaj registra  $AW_{15..0}$  upisuje u registar  $IVTP_{15..0}$ . Na kraju se iz koraka step<sub>88</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>88</sub> **IdIVTP,**  
*br step<sub>C0</sub>;*

! LDIMR !

! U korak step<sub>89</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije LDIMR ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $IMR_{15..0}$  bloka *intr* upisuje u registar  $AW_{15..0}$  bloka *exec*. Stoga se vrednostima 1 signala **mxAW<sub>1</sub>, mxAW<sub>0</sub> i ldAW** sadržaj registra  $IMR_{15..0}$  propušta kroz multiplekser MX5 bloka *exec* i upisuje u registar  $AW_{15..0}$ . Na kraju se iz koraka step<sub>89</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>89</sub> **mxAW<sub>1</sub>, mxAW<sub>0</sub>, ldAW,**  
*br step<sub>C0</sub>;*

! STIMR !

! U korak step<sub>8A</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije STIMR ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $AW_{15..0}$  bloka *exec* upisuje u registar  $IMR_{15..0}$  bloka *intr*. Stoga se vrednošću 1 signala **IdIMR** sadržaj registra  $AW_{15..0}$  upisuje u registar  $IMR_{15..0}$ . Na kraju se iz koraka step<sub>8A</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>8A</sub> **IdIMR,**  
*br step<sub>C0</sub>;*

! LDSP !


! U korak step<sub>8B</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije LDSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $SP_{15..0}$  bloka *addr* upisuje u registar  $AW_{15..0}$  bloka *exec*. Stoga se vrednostima 1 signala **mxAW<sub>0</sub> i ldAW** sadržaj registra  $SP_{15..0}$  propušta kroz multiplekser MX5 bloka *exec* i upisuje u registar  $AW_{15..0}$ . Na kraju se iz koraka step<sub>8B</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>8B</sub> **mxAW<sub>0</sub>, ldAW,**  
*br step<sub>C0</sub>;*

! STSP !

! U korak step<sub>8C</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije STSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* upisuje u registar SP<sub>15...0</sub> bloka *addr*. Stoga se vrednošću 1 signala **IdSP** sadržaj registra AW<sub>15...0</sub> upisuje u registar SP<sub>15...0</sub>. Na kraju se iz koraka step<sub>8C</sub> bezuslovno prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>8C</sub> **ldSP,**  
*br step<sub>C0</sub>;*



Slika 46 Izvršavanje operacija (deseti deo)

! ADD !

! U korak step<sub>8D</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **ADD** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabiraju sadržaji registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **add** bloka *exec* na izlazima ALU<sub>7...0</sub> aritmetičko logičke jedinice ALU formira suma sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koja se dalje vrednošću 0 signala **mxAB** propušta kroz multipleksler MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub>. Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU<sub>7...0</sub>. U sledećem koraku se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>8D</sub> **add, ldAB, ldC, ldV;**  
step<sub>8E</sub> **ldN, ldZ,**  
*br step<sub>C0</sub>;*

! SUB !

! U korak step<sub>8D</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **SUB** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaja registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator oduzima sadržaj registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i

rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **sub** bloka *exec* na izlazima ALU $_{7...0}$  formira razlika sadržaja registara  $AB_{7...0}$  i  $BB_{7...0}$  koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **IdAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **IdC** i **IdV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU $_{7...0}$ . U sledećem koraku se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak step $_{C0}$  i fazu opsluživanje prekida. !

step $_{8F}$  **sub, IdAB, IdC, IdV;**

step $_{90}$  **IdN, IdZ,**

*br step $_{C0}$ ;*

! INC !

! U korak step $_{91}$  se dolazi iz step $_{50}$  ukoliko signal operacije **INC** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabira sadržaj registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i vrednost 1 i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **inc** bloka *exec* na izlazima ALU $_{7...0}$  formira suma sadržaja registra  $AB_{7...0}$  i vrednosti 1 koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **IdAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **IdC** i **IdV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU $_{7...0}$ . U sledećem koraku se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak step $_{C0}$  i fazu opsluživanje prekida. !

step $_{91}$  **inc, IdAB, IdC, IdV;**

step $_{92}$  **IdN, IdZ,**

*br step $_{C0}$ ;*

! DEC !

! U korak step $_{93}$  se dolazi iz step $_{50}$  ukoliko signal operacije **DEC** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaj registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i oduzima vrednost 1 i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **dec** bloka *exec* na izlazima ALU $_{7...0}$  formira razlika sadržaja registra  $AB_{7...0}$  i vrednosti 1 koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **IdAB** upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala **IdC** i **IdV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU $_{7...0}$ . U sledećem koraku se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i prelazi na korak step $_{C0}$  i fazu opsluživanje prekida. !

step $_{93}$  **dec, IdAB, IdC, IdV;**

step $_{94}$  **IdN, IdZ,**


*br step $_{C0}$ ;*

! AND !

! U korak step $_{95}$  se dolazi iz step $_{50}$  ukoliko signal operacije **AND** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i registra  $BB_{7...0}$  bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička I operacija i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **and** bloka *exec* na izlazima ALU $_{7...0}$  aritmetičko logičke jedinice ALU formira rezultat logičke I operacije sadržaja registara  $AB_{7...0}$  i  $BB_{7...0}$  koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **IdAB** upisuje u registar  $AB_{7...0}$ . Potom se u sledećem koraku vrednostima 1 signala **IdN**, **IdZ**, **IdC** i **IdV** bloka *exec* u razrede PSWN i PSWZ programske statusne PSW $_{15...0}$  reči upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i u razrede PSWC i PSWV neaktivne vrednosti i prelazi na korak step $_{C0}$  i fazu opsluživanje prekida. !

step $_{95}$  **and, IdAB;**

step $_{96}$  **IdN, IdZ, IdC, IdV,**



Slika 47 Izvršavanje operacije (jedanaesti deo)

**! OR !**

! U korak step<sub>97</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **OR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra AB<sub>7...0</sub> bloka exec koji se koristi kao akumulator i registra BB<sub>7...0</sub> bloka exec u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ILI operacija i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **or** bloka exec na izlazima ALU<sub>7...0</sub> formira rezultat logičke ILI operacije sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub>. Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka exec u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV neaktivne vrednosti i prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>97</sub> **or, ldAB;**

step<sub>98</sub> **ldN, ldZ, ldC, ldV,**

*br step<sub>C0</sub>;*

**! XOR !**

! U korak step<sub>99</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **XOR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra AB<sub>7...0</sub> bloka exec koji se koristi kao akumulator i registra AB<sub>7...0</sub> bloka exec u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ekskluzivno ILI operacija i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **xor** bloka exec na izlazima ALU<sub>7...0</sub> formira rezultat logičke ekskluzivno ILI operacije sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub>. Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka exec u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV neaktivne vrednosti i prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>99</sub> **xor, ldAB;**


step<sub>9A</sub> **ldN, ldZ, ldC, ldV,**

*br step<sub>C0</sub>;*

### ! NOT !

U korak step<sub>9B</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **NOT** ima vrednost 1. U fazi izvršavanja ove instrukcije se invertuju bitovi registra AB<sub>7...0</sub> bloka exec koji se koristi kao akumulator i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **not** bloka exec na izlazima ALU<sub>7...0</sub> formiraju invertovane vrednosti bitova registra AB<sub>7...0</sub> koje se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuju u registar AB<sub>7...0</sub>. Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka exec u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>9B</sub> **not, ldAB;**  
 step<sub>9C</sub> **ldN, ldZ, ldC, ldV,**  
 | **br step<sub>C0</sub>;**



Slika 48 Izvršavanje operacija (dvanaesti deo)

### ! ASR, LSR, ROR i ROLC !


U korak step<sub>9D</sub> se dolazi iz step<sub>50</sub> ukoliko neki od signala operacije ASR, LSR, ROR i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra AB<sub>7...0</sub> bloka exec koji se koristi kao akumulator aritmetički pomeraju za jedno mesto udesno ukoliko signal **ASR** ima vrednost 1, logički pomeraju za jedno mesto udesno ukoliko signal **LSR** ima vrednost 1, rotiraju za jedno mesto udesno ukoliko signal **ROR** ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto udesno ukoliko signal **ROLC** ima vrednost 1. Stoga se vrednošću 1 signala **shr** bloka exec bitovi registra AB<sub>7...0</sub> pomeraju udesno za jedno mesto, pri čemu se u u razred AB<sub>7</sub> upisuje signal **IR** sa izlaza multipleksera MX3 bloka exec. U slučaju aritmetičkog pomeranja za jedno

mesto udesno to je signal **AB<sub>7</sub>**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 0 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **ASR** na ulazu 0 kodera CD1. U slučaju logičkog pomeranja za jedno mesto udesno to je signal **0**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 1 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **LSR** na ulazu 1 kodera CD1. U slučaju rotiranja za jedno mesto udesno to je signal **AB<sub>0</sub>**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 2 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **ROR** na ulazu 2 kodera CD1. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči  $PSW_{15...0}$  za jedno mesto udesno to je signal **PSWC**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 3 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **RORC** na ulazu 3 kodera CD1. Istovremeno se vrednošću 1 signala **IdC** bloka *exec* u razred PSWC programske statusne reči  $PSW_{15...0}$  upisuje vrednost signala **C** bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto udesno to je signal **AB<sub>0</sub>**. U koraku  $step_{9E}$  se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne  $PSW_{15...0}$  reči upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i vrednošću 1 signala **IdV** bloka *exec* u razred PSWV programske statusne reči  $PSW_{15...0}$  upisuje vrednost 0 signala **V**. Iz koraka  $step_{9E}$  se bezuslovno prelazi na korak  $step_{C0}$  i fazu opsluživanje prekida. !

$step_{9D}$  **shr, IdC;**

$step_{9E}$  **ldN, ldZ, ldV,**

*br step<sub>C0</sub>*;




Slika 49 Izvršavanje operacije (trinaesti deo)

! ASL, LSL, ROL i ROLC !

! U korak  $step_{9F}$  se dolazi iz  $step_{50}$  ukoliko neki od signala operacije ASL, LSL, ROL i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra  $AB_{7...0}$  bloka *exec* koji se koristi kao

akumulator aritmetički pomeraju za jedno mesto uлево ukoliko signal **ASL** ima vrednost 1, logički pomeraju za jedno mesto uлево ukoliko signal **LSL** ima vrednost 1, rotiraju za jedno mesto uлево ukoliko signal **ROL** ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči  $PSW_{15\dots0}$  za jedno mesto uлево ukoliko signal **ROLC** ima vrednost 1. Stoga se vrednošću 1 signala **shl** bloka *exec* bitovi registra  $AB_{7\dots0}$  pomeraju uлево za jedno mesto, pri čemu se u u razred  $AB_0$  upisuje signal **IL** sa izlaza multipleksera MX4 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto uлево to je signal **0**. Ovaj signal se selektuje na izlazu **IL** multipleksera MX4 binarnom vrednošću 0 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ASL** na ulazu 0 kodera CD2. U slučaju logičkog pomeranja za jedno mesto uлево to je signal **0**. Ovaj signal se selektuje na izlazu **IL** multipleksera MX4 binarnom vrednošću 1 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **LSL** na ulazu 1 kodera CD2. U slučaju rotiranja za jedno mesto uлево to je signal **AB<sub>7</sub>**. Ovaj signal se selektuje na izlazu **IL** multipleksera MX4 binarnom vrednošću 2 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ROL** na ulazu 2 kodera CD2. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči  $PSW_{15\dots0}$  za jedno mesto uлево to je signal **PSWC**. Ovaj signal se selektuje na izlazu **IL** multipleksera MX4 binarnom vrednošću 3 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ROLC** na ulazu 3 kodera CD2. Istovremeno se vrednošću 1 signala **IdC** bloka *exec* u razred PSWC programske statusne reči  $PSW_{15\dots0}$  upisuje vrednost signala **C** bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto uлево to je signal **AB<sub>7</sub>**. U koraku  $step_{A0}$  se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne  $PSW_{15\dots0}$  reči upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar  $AB_{7\dots0}$  i vrednošću 1 signala **IdV** bloka *exec* u razred PSWV programske statusne reči  $PSW_{15\dots0}$  upisuje vrednost 0 signala **V**. Iz koraka  $step_{A0}$  se bezuslovno prelazi na korak  $step_{C0}$  i fazu opsluživanje prekida. !

$step_{9F}$  **shl, IdC;**  
 $step_{A0}$  **IdN, IdZ, IdV,**  
*br step<sub>C0</sub>*;



Slika 50 Izvršavanje operacija (četvrtaesti deo)

! BEQL,..., BLSSEU !

! U korak  $step_{A1}$  se dolazi iz  $step_{50}$  ukoliko neki od signala operacija uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**, **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU**, **BLSSEU** ima vrednost 1 i prelazi na  $step_{C0}$  i fazu opsluživanje prekida ukoliko signal **brpom** bloka *exec* ima vrednost 0 i na sledeći korak  $step_{A2}$  ukoliko ima vrednost 1. Signal **brpom** ima vrednost 1 ukoliko vrednost 1 ima signal rezultata operacije **eql**, **neql**, **neg**, **nneg**, **ovf**, **novf**, **car**, **ncar**, **grt**, **grte**, **iss**, **isse**, **grtu**, **issu**, **isseu** određen vrednošću 1 signala operacije uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**, **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BLSSU**, **BLSSEU**. !

step<sub>A1</sub> *br (if brpom then step<sub>C0</sub>);*

! U korak step<sub>A2</sub> se dolazi iz step<sub>A1</sub> ukoliko signal **brpom** ima vrednost 1, čime je uslov za skok ispunjen. U ovom koraku se vrednostima 1 signala **mxADDA<sub>1</sub>**, **mxADDB<sub>1</sub>** i **mxADDB<sub>0</sub>** kroz multipleksere MX2 i MX3 bloka *addr* na ulaze sabirača ADD propuštaju sadržaji registra PC<sub>15...0</sub> bloka *fetch* i registra IR<sub>23...16</sub> bloka *fetch* proširen znakom na 16 bita. Signali ADD<sub>15...0</sub> sa izlaza sabirača ADD koji predstavljaju adresu skoka se vrednostima 1 signala **mxPC<sub>0</sub>** i **IdPC** propuštaju kroz multiplekser MX bloka *fetch* i upisuju u registar PC<sub>15...0</sub>. Pored toga iz koraka step<sub>A2</sub> se bezuslovno prelazi na step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>A2</sub> **mxADDA<sub>1</sub>, mxADDB<sub>1</sub>, mxADDB<sub>0</sub>, mxPC<sub>0</sub>, IdPC,**  
*br step<sub>C0</sub>;*

! JMP !

! U korak step<sub>A3</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **JMP** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Stoga se sadržaj registra IR<sub>23...8</sub> bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala **mxPC<sub>1</sub>** i **IdPC** propušta kroz multiplekser MX bloka *fetch* i upisuje u registar PC<sub>15...0</sub>. Pored toga iz koraka step<sub>A3</sub> se bezuslovno prelazi na step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>A3</sub> **mxPC<sub>1</sub>, IdPC,**  
*br step<sub>C0</sub>;*

! INT !

! U korak step<sub>A4</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **INT** ima vrednost 1. U fazi izvršavanja ove instrukcije se samo evidentira da se radi o instrukciji prekida i prelazi na fazu opsluživanje prekida iz koje se zatim skače na prekidnu rutinu na osnovu broja ulaza u tabelu sa adresama prekidnih rutina koji je dat u samoj instrukciji. Stoga se vrednošću 1 signala **stPRINS** flip-flop PRINS bloka *intr* postavlja na vrednost 1 i bezuslovno prelazi na step<sub>C0</sub> i fazu opsluživanje prekida. !


step<sub>A4</sub> **stPRINS,**  
*br step<sub>C0</sub>;*

! JSR !

! U korak step<sub>A5</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **JSR** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje skok na potprogram tako što se prvo na stek stavi tekući sadržaj programskog brojača i zatim realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>A5</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>A6</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i IdMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub> i IdMDR** sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>A7</sub> i step<sub>A8</sub> na isti načina kao što se to radi u koracima step<sub>5C</sub> i step<sub>5D</sub> instrukcije STB. Potom se u koraku step<sub>A9</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>AA</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i IdMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, IdMDR** sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>AB</sub> i step<sub>AC</sub> na isti načina kao što se to radi u koracima step<sub>A7</sub> i step<sub>A8</sub> prilikom upisa višeg bajta. Na kraju se u koraku step<sub>AD</sub> sadržaj registra IR<sub>23...8</sub> bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala **mxPC<sub>1</sub>** i **IdPC** propušta kroz multiplekser MX bloka *fetch* i upisuje u registar PC<sub>15...0</sub> i bezuslovno prelazi na step<sub>C0</sub> i fazu opsluživanje prekida. !

step<sub>A5</sub> **incSP;**  
step<sub>A6</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, IdMDR;**  
step<sub>A7</sub> *br (if hack then step<sub>A7</sub>);*  
step<sub>A8</sub> **eMAR, eMDR, wrCPU,**  
*br (if fcCPU then step<sub>A8</sub>);*  
step<sub>A9</sub> **incSP;**  
step<sub>AA</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, IdMDR;**

step<sub>AB</sub> *br (if hack then step<sub>AB</sub>);*  
 step<sub>AC</sub> **eMAR, eMDR, wrCPU,**  
*br (if fcCPU then step<sub>AC</sub>);*  
 step<sub>AD</sub> **mxPC<sub>1</sub>, ldPC,**  
*br step<sub>C0</sub>;*




Slika 51 Izvršavanje operacija (petnaesti deo)

! RTI !

U korak step<sub>AE</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **RTI** ima vrednost 1. U fazi izvršavanja ove instrukcije vrednostima sa steka se restauriraju programska statusna reč PSW<sub>15..0</sub> i programski brojač PC<sub>15..0</sub>. U koracima step<sub>AE</sub> do step<sub>B5</sub> se najpre vrednošću sa steka restaurira programska statusna reč PSW<sub>15..0</sub> bloka *exec*. Sa steka se najpre skida niži a zatim i viši bajt registra PSW<sub>15..0</sub>. Stoga se u koraku step<sub>AE</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **IdMAR** bloka *bus* sadržaj registra SP<sub>15..0</sub> bloka *addr* propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15..0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15..0</sub>. Čitanje se realizuje u koracima step<sub>AF</sub> i step<sub>B0</sub> na isti načina kao što se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>B1</sub> vrednošću 1 signala **IdPSWL** sadržaj registra MDR<sub>7..0</sub> bloka *bus* upisuje u niži bajt registra PSW<sub>7..0</sub> bloka *exec*. Potom se u koraku step<sub>B2</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **IdMAR** sadržaj registra SP<sub>15..0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15..0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15..0</sub>. Čitanje se realizuje u koracima step<sub>B3</sub> i step<sub>B4</sub> na isti načina kao što se to radi u koracima step<sub>AF</sub> i step<sub>B0</sub> u kojima se čita niži bajt. Na kraju se u koraku step<sub>B5</sub> vrednošću 1 signala **IdPSWH** sadržaj registra MDR<sub>7..0</sub> bloka *bus* upisuje u viši bajt registra PSW<sub>15..8</sub>. Time je 16-to bitna vrednost skinuta sa steka i smeštena u registar PSW<sub>15..0</sub>, pa se prelazi na sledeći korak počev od koga se kao i u slučaju instrukcije RTS sa steka skida 16-to bitna vrednost i smešta u registar PC<sub>15..0</sub> !

step<sub>AE</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, decSP;**

step<sub>AF</sub> *br (if hack then step<sub>AF</sub>);*  
 step<sub>B0</sub> **eMAR, rdCPU,**  
*br (if fcCPU then step<sub>B0</sub>);*  
 step<sub>B1</sub> **ldPSWL;**  
 step<sub>B2</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;**  
 step<sub>B3</sub> *br (if hack then step<sub>B3</sub>);*  
 step<sub>B4</sub> **eMAR, rdCPU,**  
*br (if fcCPU then step<sub>B4</sub>);*  
 step<sub>B5</sub> **ldPSWH;**



Slika 52 Izvršavanje operacije (šestnaesti deo)


! RTS !

U korak step<sub>B6</sub> se dolazi iz step<sub>50</sub> ukoliko signal operacije **RTS** ima vrednost 1. Pored toga u korak step<sub>B6</sub> se dolazi i iz koraka step<sub>B5</sub> kada signal operacije **RTI** ima vrednost 1. U oba slučaja se u koracima step<sub>B6</sub> do step<sub>BE</sub> vrednošću sa steka restaurira programski brojač PC<sub>15...0</sub>. Sa steka se najpre skida niži a zatim i viši bajt registra PC<sub>15...0</sub>. Stoga se u koraku step<sub>B6</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **IdMAR** bloka *bus* sadržaj registra SP<sub>15...0</sub> bloka *addr* propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>B7</sub> i step<sub>B8</sub> na isti načina kao što se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>B9</sub> vrednošću 1 signala **IdDWL** sadržaj registra MDR<sub>7...0</sub> bloka *bus* upisuje u niži bajt registra DW<sub>7...0</sub> bloka *bus*. Potom se u koraku step<sub>BA</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **IdMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>BB</sub> i step<sub>BC</sub> na isti načina kao što se to radi u koracima step<sub>B7</sub> i step<sub>B8</sub> u kojima se čita niži bajt. Na kraju se u koraku step<sub>BD</sub> vrednošću 1 signala **IdDWH** sadržaj registra MDR<sub>7...0</sub> upisuje u viši bajt registar DW<sub>15...8</sub>. Time je 16-to bitna vrednost skinuta sa steka i smeštena u registar DW<sub>15...8</sub>. Konačno se u koraku step<sub>BE</sub> sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX bloka *fetch* i vrednošću 1 signala **IdPC** upisuje u registar PC<sub>15...0</sub> i bezuslovno prelazi na step<sub>C0</sub> i fazu opsluživanje prekida. !

```

stepB6 mxMAR2, mxMAR0, ldMAR, decSP;
stepB7 br (if hack then stepB7);
stepB8 eMAR, rdCPU,
br (if fcCPU then stepB8);
stepB9 ldDWL;
stepBA mxMAR2, mxMAR0, ldMAR, decSP;
stepBB br (if hack then stepBB);
stepBC eMAR, rdCPU,
br (if fcCPU then stepBC);
stepBD ldDWH;
stepBE ldPC,
br stepC0;

```




Slika 53 Izvršavanje operacije (sedamnaesti deo)

#### Opsluživanje prekida !

! U korak step<sub>C0</sub> se dolazi koraka step<sub>06</sub> ukoliko signal **PRCOD** ima vrednost 1, koraka step<sub>0D</sub> ukoliko signal **PRADR** ima vrednost 1 i koraka step<sub>51</sub>, step<sub>52</sub>, ..., step<sub>BE</sub> na završetku faze izvršavanje instrukcije. U koraku step<sub>C0</sub> se, u zavisnosti od toga da li signal **prekid** bloka *intr* ima vrednost 0 ili 1, ili završava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>00</sub> započinje faza čitanje instrukcije sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>C1</sub> produžava fazu opsluživanje prekida tekuće instrukcije !

step<sub>C0</sub> *br (if prekid then step<sub>00</sub>);*

! Opslugivanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine !



Slika 54 Opsluživanje prekida (prvi deo)

! Čuvanje konteksta procesora !


Kontekst procesora i to PC<sub>15...0</sub> i PSW<sub>15...0</sub> se čuva u koracima step<sub>C1</sub> do step<sub>D0</sub>. U koracima step<sub>C1</sub> do step<sub>C8</sub> se na stek stavlja programski brojač PC<sub>15...0</sub>. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>C1</sub> vrednošću 1 signala incSP vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>C2</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka bus i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala mxMDR<sub>2</sub> i ldMDR sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>C3</sub> i step<sub>C4</sub> na isti načina kao što se to radi u koracima step<sub>C5</sub> i step<sub>C6</sub> instrukcije STB. Potom se u koraku step<sub>C5</sub> vrednošću 1 signala incSP vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>C6</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka bus i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>C7</sub> i step<sub>C8</sub> na isti načina kao što se to radi u koracima step<sub>C3</sub> i step<sub>C4</sub> prilikom upisa višeg bajta.!

- step<sub>C1</sub> incSP;
- step<sub>C2</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;
- step<sub>C3</sub> br (if hack then step<sub>C3</sub>);
- step<sub>C4</sub> eMAR, eMDR, wrCPU,
- br (if fcCPU then step<sub>C4</sub>);

```

stepC5 incSP;
stepC6 mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR0, ldMDR;
stepC7 br (if hack then stepC7);
stepC8 eMAR, eMDR, wrCPU,
        br (if fcCPU then stepC8);

```



Slika 55 Opsluživanje prekida (drugi deo)

! U koracima step<sub>C9</sub> do step<sub>D0</sub> se na stek stavlja programska statusna reč PSW<sub>15..0</sub> bloka exec. Na stek se stavlja prvo viši a zatim i niži bajt registra PSW<sub>15..0</sub>. Stoga se najpre u koraku step<sub>C9</sub> vrednošću 1 signala incSP vrši inkrementiranje registra SP<sub>15..0</sub> bloka addr. Zatim se u koraku step<sub>CA</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR, sadržaj registra SP<sub>15..0</sub> propušta kroz multiplekser MX1 bloka bus i upisuje u registar MAR<sub>15..0</sub> i vrednostima 1 signala mxMDR<sub>2</sub>, mxMDR<sub>0</sub> i ldMDR sadržaj višeg bajta registra PSW<sub>15..8</sub> propušta kroz multiplekser MX2 bloka bus i upisuje u registar MDR<sub>7..0</sub>. Upis se realizuje u koracima step<sub>CB</sub> i step<sub>CC</sub> na isti načina kao što se to radi u koracima step<sub>5C</sub> i step<sub>5D</sub> instrukcije STB. Potom se u koraku step<sub>CD</sub> vrednošću 1 signala incSP vrši inkrementiranje registra SP<sub>15..0</sub>. Zatim se u koraku step<sub>CE</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR, sadržaj registra SP<sub>15..0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15..0</sub> i vrednostima 1 signala mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR sadržaj nižeg bajta registra PSW<sub>7..0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7..0</sub>. Upis se realizuje u koracima step<sub>CF</sub> i step<sub>D0</sub> na isti načina kao što se to radi u koracima step<sub>CB</sub> i step<sub>CC</sub> prilikom upisa višeg bajta. !

```

stepC9 incSP;
stepCA mxMAR2, mxMAR0, ldMAR, mxMDR2, mxMDR1, ldMDR;
stepCB br (if hack then stepCB);
stepCC eMAR, eMDR, wrCPU,

```

step<sub>CD</sub>    *br (if fcCPU then step<sub>CC</sub>);*  
 incSP;  
 step<sub>CE</sub>    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, IdMDR;  
 step<sub>CF</sub>    *br (if hack then step<sub>CF</sub>);*  
 step<sub>D0</sub>    eMAR, eMDR, wrCPU,  
               *br (if fcCPU then step<sub>D0</sub>);*

! Utvrđivanje broja ulaza !

! U korak step<sub>D1</sub> se dolazi iz step<sub>D0</sub>. U koracima step<sub>D1</sub> do step<sub>DB</sub> se utvrđuje broj ulaza u tabelu sa adresama prekidnih rutina i upisuje u registar BR<sub>7...0</sub> bloka *intr*. U ovim koracima se po opadajućim prioritetima utvrđuje zahtev za prekid najvišeg prioriteta i za njega određuje broj ulaza u tabelu sa adresama prekidnih rutina. !

! Provera da li postoji zahtev za prekid zbog izvršavanja instrukcije prekida INT. !

! U koraku step<sub>D1</sub> se vrši provera da li signal **PRINS** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>D2</sub> ili step<sub>D3</sub>, respektivno. Ukoliko signal **PRINS** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>D2</sub> se vrednošćima 0 signala **mxBR<sub>1</sub>** i **mxBR<sub>0</sub>** bloka *intr* sadržaj razreda IR<sub>23...16</sub>, koji sadrži broj ulaza, propušta kroz multipleksler MX bloka *intr* i vrednošću 1 signala **IdBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRINS** bloka *intr* se flip-flop PRINS postavlja na vrednost 0. Iz koraka step<sub>D2</sub> se prelazi na korak step<sub>DC</sub> radi utvrđivanja adrese prekidne rutine. !

step<sub>D1</sub>    *br (if PRINS then step<sub>D3</sub>);*  
 step<sub>D2</sub>    **IdBR**, **clPRINS**,  
               *br step<sub>DC</sub>;*

! Provera da li postoji zahtev za prekid zbog greške u kodu operacije. !

! U koraku step<sub>D3</sub> se vrši provera da li signal **PRCOD** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>D4</sub> ili step<sub>D5</sub>, respektivno. Ukoliko signal **PRCOD** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>D4</sub> se vrednošću 1 signala **mxBR<sub>1</sub>** bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD2, koji sadrži broj ulaza, propušta kroz multipleksler MX bloka *intr* i vrednošću 1 signala **IdBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRCOD** bloka *intr* flip-flop PRCOD postavlja na vrednost 0. Iz koraka step<sub>D4</sub> se prelazi na korak step<sub>DC</sub> radi utvrđivanja adrese prekidne rutine. !

step<sub>D3</sub>    *br (if PRCOD then step<sub>D5</sub>);*  
 step<sub>D4</sub>    **mxBR<sub>1</sub>**, **IdBR**, **clPRCOD**,  
               *br step<sub>DC</sub>;*

! Provera da li postoji zahtev za prekid zbog greške u adresiranju. !


! U koraku step<sub>D5</sub> se vrši provera da li signal **PRADR** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>D6</sub> ili step<sub>D7</sub>, respektivno. Ukoliko signal **PRADR** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>D6</sub> se vrednošću 1 signala **mxBR<sub>1</sub>** bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD2, koji sadrži broj ulaza, propušta kroz multipleksler MX bloka *intr* i vrednošću 1 signala **IdBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRADR** bloka *intr* flip-flop PRADR postavlja na vrednost 0. Iz koraka step<sub>D6</sub> se prelazi na korak step<sub>DC</sub> radi utvrđivanja adrese prekidne rutine. !

step<sub>D5</sub>    *br (if PRADR then step<sub>D7</sub>);*  
 step<sub>D6</sub>    **mxBR<sub>1</sub>**, **IdBR**, **clPRADR**,  
               *br step<sub>DC</sub>;*

! Provera da li postoji spoljašnji nemaskirajući zahtev za prekid. !

! U koraku step<sub>D7</sub> se vrši provera da li signal **PRINM** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>D8</sub> ili step<sub>D9</sub>, respektivno. Ukoliko signal **PRINM** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>D8</sub> se vrednošću 1 signala **mxBR<sub>1</sub>** bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD2, koji sadrži broj ulaza, propušta kroz multipleksler MX bloka *intr* i vrednošću 1 signala **IdBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRINM** bloka *intr* flip-flop PRINM postavlja na vrednost 0. Iz koraka step<sub>D8</sub> se prelazi na korak step<sub>DC</sub> radi utvrđivanja adrese prekidne rutine. !

step<sub>D7</sub>    *br (if PRINM then step<sub>D9</sub>);*  
 step<sub>D8</sub>    **mxBR<sub>1</sub>**, **IdBR**, **clPRINM**,  
               *br step<sub>DC</sub>;*



Slika 56 Opsluživanje prekida (treći deo)

! Provera da li postoji spoljašnji maskirajući zahtev za prekid. !

! U koraku  $\text{step}_{D9}$  se vrši provera da li signal **printr** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak  $\text{step}_{DA}$  ili  $\text{step}_{DB}$ , respektivno. Ukoliko signal **printr** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku  $\text{step}_{DA}$  se vrednošću 1 signala **mxBR<sub>0</sub>** bloka *intr* sadržaj  $\text{UEXT}_{7...0}$  sa izlaza kodera CD3, koji sadrži broj ulaza, propušta kroz multiplekser MX bloka *intr* i vrednošću 1 signala **IdBR** upisuje u registar  $\text{BR}_{7...0}$ . Istovremeno se vrednošću 1 signala **cINTR** bloka *intr* jedan od flip-flopova  $\text{PRINTR}_7$  do  $\text{PRINTR}_1$  postavlja na vrednost 0. Flip-flop  $\text{PRINTR}_7$  do  $\text{PRINTR}_1$  koji se postavlja na vrednost 0 je selektovan binarnim vrednostima 7 do 1, respektivno, signala **prl<sub>2</sub>** do **prl<sub>0</sub>** bloka *intr* i odgovara liniji najvišeg nivoa prioriteta po kojoj je stigao spoljni maskirajući zahtev za prekid koji nije selektivno maskiran odgovarajućim razredom registra maske IMR. Pored toga vrednošću 1 signala **IdL** bloka *exec* se signali **prl<sub>2</sub>** do **prl<sub>0</sub>**, koji predstavljaju binarnu vrednost nivoa prioriteta prekidne rutine na koju se skače, upisuju u razrede  $\text{PSWL}_2$  do  $\text{PSWL}_0$  programske statusne reči  $\text{PSW}_{15...0}$  bloka *exec*. Iz koraka  $\text{step}_{DA}$  se prelazi na korak  $\text{step}_{DC}$  radi utvrđivanja adrese prekidne rutine. !

```
stepD9 br (if printr then stepDB);
stepDA mxBR0, IdBR, cINTR, IdL,
        br stepDC;
```

! Prekid posle svake instrukcije !

! U korak  $\text{step}_{DB}$  se dolazi iz  $\text{step}_{D9}$  ukoliko signal **printr** ima vrednost 0. Kako se u ovaj korak dolazi jedino ukoliko se proverom signala **prekid** u koraku  $\text{step}_{C0}$  utvrđuje da postoji barem jedan zahtev za prekid i proverom signala **PRINS, PRCOD, PRADR, PRINM** i **printr** u koracima  $\text{step}_{D1}$ ,  $\text{step}_{D3}$ ,  $\text{step}_{D5}$ ,  $\text{step}_{D7}$  i  $\text{step}_{D9}$  utvrđuje da ovi signali imaju vrednost 0 i da odgovarajućih zahteva za prekid nema, to znači da postoji zahtev za prekid zbog zadatog režima rada prekid posle svake instrukcije. Stoga se vrednošću 1 signala **mxBR<sub>1</sub>** bloka *intr* sadržaj  $\text{UINT}_{7...0}$  sa izlaza kodera CD2, koji sadrži broj ulaza, propušta kroz multiplekser MX i vrednošću 1 signala **IdBR** upisuje u registar  $\text{BR}_{7...0}$ . Iz koraka  $\text{step}_{DB}$  se prelazi na korak  $\text{step}_{DC}$  radi utvrđivanja adrese prekidne rutine. !

```
stepDB mxBR1, IdBR;
```

! Utvrđivanje adrese prekidne rutine !


! U koracima  $\text{step}_{DC}$  do  $\text{step}_{E3}$  se na osnovu dobijenog broja ulaza i sadržaja registra koji ukazuje na početnu adresu tabele sa adresama prekidnih rutina, iz odgovarajućeg ulaza čita adresa prekidne rutine i upisuje u programski brojač  $\text{PC}_{15...0}$  bloka *fetch*. U koraku  $\text{step}_{DC}$  se vrednostima 0 signala **mxADD<sub>A1</sub>, mxADD<sub>A0</sub>, mxADD<sub>B1</sub>** i **MXADD<sub>B0</sub>** bloka *addr* kroz multipleksere MX2 i MX3 na ulaze sabirača ADD propuštaju sadržaj registra  $\text{IVTP}_{15...0}$  i sadržaj  $\text{IVTDSP}_{15...0}$  koji predstavlja sadržaj registra  $\text{BR}_{7...0}$  pomeren uлево за jedno mesto i proširen nulama do dužine 16 bita. Vrednostima 1 signala **mxMAR<sub>2</sub>** i **IdMAR** bloka *bus* se sadržaj  $\text{ADD}_{15...0}$  sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar  $\text{MAR}_{15...0}$ . Time se u registru  $\text{MAR}_{15...0}$  nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese prekidne rutine. Čitanje prvog bajta se realizuje u koracima  $\text{step}_{DD}$  i  $\text{step}_{DE}$ , a drugog bajta u koracima  $\text{step}_{E0}$  i  $\text{step}_{E1}$  na isti način kao u koracima  $\text{step}_{02}$  i  $\text{step}_{03}$  kod čitanja prvog bajta instrukcije. U koraku  $\text{step}_{DF}$  se prvi bajt vrednošću 1 signala **IdDWH** upisuje u viši bajt registra  $\text{DW}_{15...8}$  bloka *bus*, a vrednošću 1 signala **incMAR** adresni registar  $\text{MAR}_{15...0}$  inkrementira na adresu sledećeg bajta. U koraku  $\text{step}_{E2}$  se drugi bajt vrednošću 1 signala **IdDWL** upisuje u niži bajt registra  $\text{DW}_{7...0}$ . Time se u registru  $\text{DW}_{15...0}$  nalazi adresa prekidne rutine. Na kraju se u koraku  $\text{step}_{E3}$  vrednostima 0 signala **mxPC<sub>1</sub>** i **mxPC<sub>0</sub>** sadržaj registra  $\text{DW}_{15...0}$  propušta kroz multiplekser MX1 bloka *fetch* i vrednošću 1 signala **IdPC** upisuje u registar  $\text{PC}_{15...0}$ . Time se u registru  $\text{PC}_{15...0}$  nalazi adresa prve instrukcije prekidne rutine. Vrednostima 1 signala **cPSWI** i **cPSWT** se u razrede PSWI i PSWT bloka *exec* upisuju vrednosti 0. Time se u prekidnu rutinu ulazi sa režimom rada u kome su maskirani svi maskirajući prekidi i u kome nema prekida posle svake instrukcije. Iz koraka  $\text{step}_{E3}$  se bezuslovno prelazi na  $\text{step}_{00}$ . !

```
stepDC mxMAR2, IdMAR;
stepDD br (if hack then stepDD);
stepDE eMAR, rdCPU,
        br (if fcCPU then stepDE);
stepDF IdDWH, incMAR;
```

```

stepE0 br (if hack then stepE0);
stepE1 eMAR, rdCPU,
        br (if fcCPU then stepE1);
stepE2 ldDWL;
stepE3 ldPC, clPSWI, clPSWT,
        br step00;

```



Slika 57 Opsluživanje prekida (četvrti deo)

#### 4.2.3 Struktura upravljačke jedinice

U ovom odeljku se daje struktura upravljačke jedinice ožičene realizacije koja generiše dve vrste upravljačkih signala i to upravljačke signale blokova operacione jedinice **oper** i upravljačke signale upravljačke jedinice **uprav**. Upravljački signali blokova operacione jedinice **oper** se koriste u blokovima operacione jedinice **oper** radi izvršavanja mikrooperacija. Upravljački signali upravljačke jedinice **uprav** se koriste u upravljačkoj jedinici **uprav** radi inkrementiranja brojača koraka ili upisa nove vrednosti u brojač koraka i radi generisanja vrednosti za upis u brojač koraka.

Upravljački signali operacione jedinice bi mogli da se generišu na osnovu sekvence upravljačkih signala po koracima (tabela 16). Za svaki upravljački signal operacione jedinice trebalo bi proći kroz sekvencu upravljačkih signala po koracima, tražiti korake u kojima se pojavljuje dati signal i izraz za dati signal formirati kao uniju signala dekodovanih stanja brojača koraka koji odgovaraju koracima u kojima se pojavljuje dati signal.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 16), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence

upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestruih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze:  $br \ step_A$ ,  $br \ (if \ uslov \ then \ step_A)$  i  $br \ (case \ (uslov_1, \dots, uslov_n) \ then \ (uslov_1, \ step_{A1}), \dots, (uslov_n, \ step_{An})$ .

Umesto iskaza  $br \ step_A$  treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak  $step_A$  i signal  $val_A$  koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncond**. Koraci  $step_i$  u kojima se bezuslovni skokovi javljaju, koraci  $step_A$  na koje se bezuslovno skače, simboličke oznake signala  $val_A$  i vrednosti A u heksadecimalnom dati su u tabeli 17.

Tabela 17 Koraci  $step_i$ ,  $step_A$ , signali  $val_A$  i vrednosti A za bezuslovne skokove

$step_i$	$step_A$	$val_A$	A
$step_{06}$	$step_{C0}$	$val_{C0}$	C0
$step_{0D}$	$step_{C0}$	$val_{C0}$	C0
$step_{18}$	$step_{20}$	$val_{20}$	20
$step_{23}$	$step_{50}$	$val_{50}$	50
$step_{24}$	$step_{50}$	$val_{50}$	50
$step_{26}$	$step_{38}$	$val_{38}$	38
$step_{28}$	$step_{38}$	$val_{38}$	38
$step_{31}$	$step_{38}$	$val_{38}$	38
$step_{33}$	$step_{38}$	$val_{38}$	38
$step_{36}$	$step_{38}$	$val_{38}$	38
$step_{3B}$	$step_{50}$	$val_{50}$	50
$step_{40}$	$step_{50}$	$val_{50}$	50
$step_{42}$	$step_{50}$	$val_{50}$	50
$step_{43}$	$step_{50}$	$val_{50}$	50
$step_{51}$	$step_{C0}$	$val_{C0}$	C0
$step_{52}$	$step_{00}$	$val_{00}$	00
$step_{53}$	$step_{C0}$	$val_{C0}$	C0
$step_{54}$	$step_{C0}$	$val_{C0}$	C0
$step_{55}$	$step_{C0}$	$val_{C0}$	C0
$step_{56}$	$step_{C0}$	$val_{C0}$	C0
$step_{58}$	$step_{C0}$	$val_{C0}$	C0
$step_{59}$	$step_{C0}$	$val_{C0}$	C0
$step_{5E}$	$step_{C0}$	$val_{C0}$	C0
$step_{5F}$	$step_{C0}$	$val_{C0}$	C0
$step_{67}$	$step_{C0}$	$val_{C0}$	C0
$step_{68}$	$step_{C0}$	$val_{C0}$	C0
$step_{6E}$	$step_{C0}$	$val_{C0}$	C0
$step_{78}$	$step_{C0}$	$val_{C0}$	C0
$step_{7D}$	$step_{C0}$	$val_{C0}$	C0

$step_i$	$step_A$	$val_A$	A
$step_{86}$	$step_{C0}$	$val_{C0}$	C0
$step_{87}$	$step_{C0}$	$val_{C0}$	C0
$step_{88}$	$step_{C0}$	$val_{C0}$	C0
$step_{89}$	$step_{C0}$	$val_{C0}$	C0
$step_{8A}$	$step_{C0}$	$val_{C0}$	C0
$step_{8B}$	$step_{C0}$	$val_{C0}$	C0
$step_{8C}$	$step_{C0}$	$val_{C0}$	C0
$step_{8E}$	$step_{C0}$	$val_{C0}$	C0
$step_{90}$	$step_{C0}$	$val_{C0}$	C0
$step_{92}$	$step_{C0}$	$val_{C0}$	C0
$step_{94}$	$step_{C0}$	$val_{C0}$	C0
$step_{96}$	$step_{C0}$	$val_{C0}$	C0
$step_{98}$	$step_{C0}$	$val_{C0}$	C0
$step_{9A}$	$step_{C0}$	$val_{C0}$	C0
$step_{9C}$	$step_{C0}$	$val_{C0}$	C0
$step_{9E}$	$step_{C0}$	$val_{C0}$	C0
$step_{A0}$	$step_{C0}$	$val_{C0}$	C0
$step_{A2}$	$step_{C0}$	$val_{C0}$	C0
$step_{A3}$	$step_{C0}$	$val_{C0}$	C0
$step_{A4}$	$step_{C0}$	$val_{C0}$	C0
$step_{AD}$	$step_{C0}$	$val_{C0}$	C0
$step_{BE}$	$step_{C0}$	$val_{C0}$	C0
$step_{D2}$	$step_{DC}$	$val_{DC}$	DC
$step_{D4}$	$step_{DC}$	$val_{DC}$	DC
$step_{D6}$	$step_{D8}$	$val_{DC}$	DC
$step_{D8}$	$step_{D8}$	$val_{DC}$	DC
$step_{DA}$	$step_{D8}$	$val_{DC}$	DC
$step_{E3}$	$step_{00}$	$val_{00}$	00

Umesto iskaza  $br \ (if \ uslov \ then \ step_A)$  treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal uslovnog skoka pridružen signalu **uslov** koji treba da

ima vrednost 1 da bi se realizovao prelaz na korak  $\text{step}_A$  i signal  $\text{val}_A$  koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da signal **uslov** ima vrednost 1. Simboličke oznake pridruženih signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 18. Koraci  $\text{step}_i$  u kojima se uslovni skokovi javljaju, signali uslova **uslov**, koraci  $\text{step}_A$  na koje se uslovno skače, simboličke oznake signala  $\text{val}_A$  i vrednosti A u heksadecimalnom dati su u tabeli 19.

Tabela 18 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
<b>brnotSTART</b>	<b>START</b>
<b>brhack</b>	<b>hack</b>
<b>brnotfcCPU</b>	<b>fcCPU</b>
<b>brnotgopr</b>	<b>gopr</b>
<b>brl1</b>	<b>l1</b>
<b>brnotgradr</b>	<b>gradr</b>
<b>brl2_brnch</b>	<b>l2_brnch</b>
<b>brl2_arlog</b>	<b>l2_arlog</b>
<b>brl3_jump</b>	<b>l3_jump</b>
<b>brl3_arlog</b>	<b>l3_arlog</b>

signal uslovnog skoka	signal uslova
<b>brstore</b>	<b>store</b>
<b>brLDW</b>	<b>LDW</b>
<b>brdirreg</b>	<b>dirreg</b>
<b>brnotbrpom</b>	<b>brpom</b>
<b>brnotprekid</b>	<b>prekid</b>
<b>brnotPRINS</b>	<b>PRINS</b>
<b>brnotPRCOD</b>	<b>PRCOD</b>
<b>brnotPRADR</b>	<b>PRADR</b>
<b>brnotPRINM</b>	<b>PRINM</b>
<b>brnotprintr</b>	<b>printr</b>

Tabela 19 Koraci  $\text{step}_i$ , uslovi **uslov**, koraci  $\text{step}_A$ , signali  $\text{val}_A$  i vrednosti A za uslovne skokove

step <sub>i</sub>	uslov	step <sub>A</sub>	val <sub>A</sub>	A
step <sub>00</sub>	<b>START</b>	step <sub>00</sub>	<b>val<sub>00</sub></b>	00
step <sub>02</sub>	<b>hack</b>	step <sub>02</sub>	<b>val<sub>02</sub></b>	02
step <sub>03</sub>	<b>fcCPU</b>	step <sub>03</sub>	<b>val<sub>03</sub></b>	03
step <sub>05</sub>	<b>gopr</b>	step <sub>07</sub>	<b>val<sub>07</sub></b>	07
step <sub>07</sub>	<b>l1</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>09</sub>	<b>hack</b>	step <sub>09</sub>	<b>val<sub>09</sub></b>	09
step <sub>0A</sub>	<b>fcCPU</b>	step <sub>0A</sub>	<b>val<sub>0A</sub></b>	0A
step <sub>0C</sub>	<b>gradr</b>	step <sub>0E</sub>	<b>val<sub>0E</sub></b>	0E
step <sub>0E</sub>	<b>l2_brnch</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>0F</sub>	<b>l2_arlog</b>	step <sub>20</sub>	<b>val<sub>20</sub></b>	20
step <sub>11</sub>	<b>hack</b>	step <sub>11</sub>	<b>val<sub>11</sub></b>	11
step <sub>12</sub>	<b>fcCPU</b>	step <sub>12</sub>	<b>val<sub>12</sub></b>	12
step <sub>13</sub>	<b>l3_jump</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>14</sub>	<b>l3_arlog</b>	step <sub>20</sub>	<b>val<sub>20</sub></b>	20
step <sub>16</sub>	<b>hack</b>	step <sub>16</sub>	<b>val<sub>16</sub></b>	16
step <sub>17</sub>	<b>fcCPU</b>	step <sub>17</sub>	<b>val<sub>17</sub></b>	17
step <sub>21</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>22</sub>	<b>LDW</b>	step <sub>24</sub>	<b>val<sub>24</sub></b>	24
step <sub>25</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>27</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>2A</sub>	<b>hack</b>	step <sub>2A</sub>	<b>val<sub>2A</sub></b>	2A
step <sub>2B</sub>	<b>fcCPU</b>	step <sub>2B</sub>	<b>val<sub>2B</sub></b>	2B
step <sub>2D</sub>	<b>hack</b>	step <sub>2D</sub>	<b>val<sub>2D</sub></b>	2D
step <sub>2E</sub>	<b>fcCPU</b>	step <sub>2E</sub>	<b>val<sub>2E</sub></b>	2E

step <sub>i</sub>	uslov	step <sub>A</sub>	val <sub>A</sub>	A
step <sub>6B</sub>	<b>fcCPU</b>	step <sub>6B</sub>	<b>val<sub>6B</sub></b>	6B
step <sub>70</sub>	<b>hack</b>	step <sub>70</sub>	<b>val<sub>70</sub></b>	70
step <sub>71</sub>	<b>fcCPU</b>	step <sub>71</sub>	<b>val<sub>71</sub></b>	71
step <sub>74</sub>	<b>hack</b>	step <sub>74</sub>	<b>val<sub>74</sub></b>	74
step <sub>75</sub>	<b>fcCPU</b>	step <sub>75</sub>	<b>val<sub>75</sub></b>	75
step <sub>7B</sub>	<b>hack</b>	step <sub>7B</sub>	<b>val<sub>7B</sub></b>	7B
step <sub>7C</sub>	<b>fcCPU</b>	step <sub>7C</sub>	<b>val<sub>7C</sub></b>	7C
step <sub>80</sub>	<b>hack</b>	step <sub>80</sub>	<b>val<sub>80</sub></b>	80
step <sub>81</sub>	<b>fcCPU</b>	step <sub>81</sub>	<b>val<sub>81</sub></b>	81
step <sub>84</sub>	<b>hack</b>	step <sub>84</sub>	<b>val<sub>84</sub></b>	84
step <sub>85</sub>	<b>fcCPU</b>	step <sub>85</sub>	<b>val<sub>85</sub></b>	85
step <sub>A1</sub>	<b>brpom</b>	step <sub>C0</sub>	<b>val<sub>C0</sub></b>	C0
step <sub>A7</sub>	<b>hack</b>	step <sub>A7</sub>	<b>val<sub>A7</sub></b>	A7
step <sub>A8</sub>	<b>fcCPU</b>	step <sub>A8</sub>	<b>val<sub>A8</sub></b>	A8
step <sub>AB</sub>	<b>hack</b>	step <sub>AB</sub>	<b>val<sub>AB</sub></b>	AB
step <sub>AC</sub>	<b>fcCPU</b>	step <sub>AC</sub>	<b>val<sub>AC</sub></b>	AC
step <sub>AF</sub>	<b>hack</b>	step <sub>AF</sub>	<b>val<sub>AF</sub></b>	AF
step <sub>B0</sub>	<b>fcCPU</b>	step <sub>B0</sub>	<b>val<sub>B0</sub></b>	B0
step <sub>B3</sub>	<b>hack</b>	step <sub>B3</sub>	<b>val<sub>B3</sub></b>	B3
step <sub>B4</sub>	<b>fcCPU</b>	step <sub>B4</sub>	<b>val<sub>B4</sub></b>	B4
step <sub>B7</sub>	<b>hack</b>	step <sub>B7</sub>	<b>val<sub>B7</sub></b>	B7
step <sub>B8</sub>	<b>fcCPU</b>	step <sub>B8</sub>	<b>val<sub>B8</sub></b>	B8
step <sub>BB</sub>	<b>hack</b>	step <sub>BB</sub>	<b>val<sub>BB</sub></b>	BB
step <sub>BC</sub>	<b>fcCPU</b>	step <sub>BC</sub>	<b>val<sub>BC</sub></b>	BC

step <sub>30</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>32</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>35</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>37</sub>	<b>store</b>	step <sub>50</sub>	<b>val<sub>50</sub></b>	50
step <sub>38</sub>	<b>hack</b>	step <sub>38</sub>	<b>val<sub>38</sub></b>	38
step <sub>39</sub>	<b>fcCPU</b>	step <sub>39</sub>	<b>val<sub>38</sub></b>	39
step <sub>3A</sub>	<b>LDW</b>	step <sub>3C</sub>	<b>val<sub>3C</sub></b>	3C
step <sub>3D</sub>	<b>hack</b>	step <sub>3D</sub>	<b>val<sub>3D</sub></b>	3D
step <sub>3E</sub>	<b>fcCPU</b>	step <sub>3E</sub>	<b>val<sub>3E</sub></b>	3E
step <sub>41</sub>	<b>LDW</b>	step <sub>43</sub>	<b>val<sub>43</sub></b>	43
step <sub>5A</sub>	<b>dirreg</b>	step <sub>5F</sub>	<b>val<sub>5F</sub></b>	5F
step <sub>5C</sub>	<b>hack</b>	step <sub>5C</sub>	<b>val<sub>5C</sub></b>	5C
step <sub>5D</sub>	<b>fcCPU</b>	step <sub>5D</sub>	<b>val<sub>5D</sub></b>	5D
step <sub>60</sub>	<b>dirreg</b>	step <sub>68</sub>	<b>val<sub>68</sub></b>	68
step <sub>62</sub>	<b>hack</b>	step <sub>62</sub>	<b>val<sub>62</sub></b>	62
step <sub>63</sub>	<b>fcCPU</b>	step <sub>63</sub>	<b>val<sub>63</sub></b>	63
step <sub>65</sub>	<b>hack</b>	step <sub>65</sub>	<b>val<sub>65</sub></b>	65
step <sub>66</sub>	<b>fcCPU</b>	step <sub>66</sub>	<b>val<sub>66</sub></b>	66
step <sub>6A</sub>	<b>hack</b>	step <sub>6A</sub>	<b>val<sub>6A</sub></b>	6A

step <sub>C0</sub>	<b>prekid</b>	step <sub>00</sub>	<b>val<sub>00</sub></b>	00
step <sub>C3</sub>	<b>hack</b>	step <sub>C3</sub>	<b>val<sub>C3</sub></b>	C3
step <sub>C4</sub>	<b>fcCPU</b>	step <sub>C4</sub>	<b>val<sub>C4</sub></b>	C4
step <sub>C7</sub>	<b>hack</b>	step <sub>C7</sub>	<b>val<sub>C7</sub></b>	C7
step <sub>C8</sub>	<b>fcCPU</b>	step <sub>C8</sub>	<b>val<sub>C8</sub></b>	C8
step <sub>CB</sub>	<b>hack</b>	step <sub>CB</sub>	<b>val<sub>CB</sub></b>	CB
step <sub>CC</sub>	<b>fcCPU</b>	step <sub>CC</sub>	<b>val<sub>CC</sub></b>	CC
step <sub>CF</sub>	<b>hack</b>	step <sub>CF</sub>	<b>val<sub>CF</sub></b>	CF
step <sub>D0</sub>	<b>fcCPU</b>	step <sub>D0</sub>	<b>val<sub>D0</sub></b>	D0
step <sub>D1</sub>	<b>PRINS</b>	step <sub>D3</sub>	<b>val<sub>D3</sub></b>	D3
step <sub>D3</sub>	<b>PRCOD</b>	step <sub>D5</sub>	<b>val<sub>D5</sub></b>	D5
step <sub>D5</sub>	<b>PRADR</b>	step <sub>D7</sub>	<b>val<sub>D7</sub></b>	D7
step <sub>D7</sub>	<b>PRINM</b>	step <sub>D9</sub>	<b>val<sub>D9</sub></b>	D9
step <sub>D9</sub>	<b>printr</b>	step <sub>DB</sub>	<b>val<sub>DB</sub></b>	DB
step <sub>DD</sub>	<b>hack</b>	step <sub>DD</sub>	<b>val<sub>DD</sub></b>	DD
step <sub>DE</sub>	<b>fcCPU</b>	step <sub>DE</sub>	<b>val<sub>DE</sub></b>	DE
step <sub>E0</sub>	<b>hack</b>	step <sub>E0</sub>	<b>val<sub>E0</sub></b>	E0
step <sub>E1</sub>	<b>fcCPU</b>	step <sub>E1</sub>	<b>val<sub>E1</sub></b>	E1

Umesto iskaza *br (case (**uslov<sub>1</sub>**, ..., **uslov<sub>n</sub>**) then (**uslov<sub>1</sub>**, step<sub>A1</sub>), ..., (**uslov<sub>n</sub>**, step<sub>An</sub>)* treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal višestrukog uslovnog skoka pridružen signalima **uslov<sub>1</sub>**, **uslov<sub>2</sub>**, ..., **uslov<sub>n</sub>** od kojih jedan treba da ima vrednost 1 da bi se realizovao prelazak na jedan od koraka step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub>. Koraci step<sub>i</sub> u kojima se višestruki uslovni skokovi javljaju i simboličke oznake pridruženih signala višestrukih uslovnih skokova za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 20. Signali uslova **uslov<sub>1</sub>**, **uslov<sub>2</sub>**, ..., **uslov<sub>n</sub>**, koraci step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub> na koje se uslovno skače i vrednosti A1, A2, ..., An u heksadecimalnom koje treba da se upišu u brojač koraka u zavisnosti od toga koji od signala uslova **uslov<sub>1</sub>**, **uslov<sub>2</sub>**, ..., **uslov<sub>n</sub>** ima vrednost 1 za višestruke uslovne skokove u koracima step<sub>20</sub> i step<sub>50</sub> dati su tabelama 21 i 22.

Tabela 20 Koraci sa višestrukim uslovnim skokovima i signali višestrukih uslovnih skokova

step <sub>i</sub>	signal
step <sub>20</sub>	<b>bradr</b>
step <sub>50</sub>	<b>bropr</b>

Tabela 21 Signali uslova, koraci na koje se skače i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>20</sub>

uslov	step <sub>A</sub>	A
<b>regdir</b>	step <sub>21</sub>	21
<b>regind</b>	step <sub>25</sub>	25
<b>memdir</b>	step <sub>27</sub>	27
<b>memind</b>	step <sub>29</sub>	29
<b>regindpom</b>	step <sub>32</sub>	32
<b>bpxpom</b>	step <sub>34</sub>	34
<b>pcpom</b>	step <sub>37</sub>	37
<b>imm</b>	step <sub>41</sub>	41

Tabela 22 Signali uslova, koraci na koje se skače i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>50</sub>

uslov	step <sub>A</sub>	A
<b>NOP</b>	step <sub>51</sub>	51

uslov	step <sub>A</sub>	A
<b>RORC</b>	step <sub>9D</sub>	9D

<b>HALT</b>	step <sub>52</sub>	52
<b>INTD</b>	step <sub>53</sub>	53
<b>INTE</b>	step <sub>54</sub>	54
<b>TRPD</b>	step <sub>55</sub>	55
<b>TRPE</b>	step <sub>56</sub>	56
<b>LDB</b>	step <sub>57</sub>	57
<b>LDW</b>	step <sub>59</sub>	59
<b>STB</b>	step <sub>5A</sub>	5A
<b>STW</b>	step <sub>60</sub>	60
<b>POPB</b>	step <sub>69</sub>	69
<b>POPW</b>	step <sub>6F</sub>	6F
<b>PUSHB</b>	step <sub>79</sub>	79
<b>PUSHW</b>	step <sub>7E</sub>	7E
<b>LDIVTP</b>	step <sub>87</sub>	87
<b>STIVTP</b>	step <sub>88</sub>	88
<b>LDIMR</b>	step <sub>89</sub>	89
<b>STIMR</b>	step <sub>8A</sub>	8A
<b>LDSP</b>	step <sub>8B</sub>	8B
<b>STSP</b>	step <sub>8C</sub>	8C
<b>ADD</b>	step <sub>8D</sub>	8D
<b>SUB</b>	ste <sub>8F</sub>	8F
<b>INC</b>	step <sub>91</sub>	91
<b>DEC</b>	step <sub>93</sub>	93
<b>AND</b>	step <sub>95</sub>	95
<b>OR</b>	step <sub>97</sub>	97
<b>XOR</b>	step <sub>99</sub>	99
<b>NOT</b>	step <sub>9B</sub>	9B
<b>ASR</b>	step <sub>9D</sub>	9D
<b>LSR</b>	step <sub>9D</sub>	9D
<b>ROR</b>	step <sub>9D</sub>	9D

<b>ASL</b>	step <sub>9F</sub>	9F
<b>LSL</b>	step <sub>9F</sub>	9F
<b>ROL</b>	step <sub>9F</sub>	9F
<b>ROLCL</b>	step <sub>9F</sub>	9F
<b>BEQL</b>	step <sub>A1</sub>	A1
<b>BNEQ</b>	step <sub>A1</sub>	A1
<b>BNEG</b>	step <sub>A1</sub>	A1
<b>BNNEG</b>	step <sub>A1</sub>	A1
<b>BOVF</b>	step <sub>A1</sub>	A1
<b>BNOVF</b>	step <sub>A1</sub>	A1
<b>BCAR</b>	step <sub>A1</sub>	A1
<b>BNCAR</b>	step <sub>A1</sub>	A1
<b>BGRT</b>	step <sub>A1</sub>	A1
<b>BGRE</b>	step <sub>A1</sub>	A1
<b>BLSS</b>	step <sub>A1</sub>	A1
<b>BLSSE</b>	step <sub>A1</sub>	A1
<b>BGRT</b>	step <sub>A1</sub>	A1
<b>BGRE</b>	step <sub>A1</sub>	A1
<b>BLSS</b>	step <sub>A1</sub>	A1
<b>BLSSE</b>	step <sub>A1</sub>	A1
<b>BGRTU</b>	step <sub>A1</sub>	A1
<b>BGRTEU</b>	step <sub>A1</sub>	A1
<b>BLSSU</b>	step <sub>A1</sub>	A1
<b>BLSSEU</b>	step <sub>A1</sub>	A1
<b>JMP</b>	step <sub>A3</sub>	A3
<b>INT</b>	step <sub>A4</sub>	A4
<b>JSR</b>	step <sub>A5</sub>	A5
<b>RTI</b>	step <sub>AE</sub>	AE
<b>RTS</b>	step <sub>B6</sub>	B6

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 18) i višestrukih uslovnih skokova (tabela 20) i signali **val<sub>A</sub>** za bezuslovne (tabela 17) i uslovne (tabela 19) skokove.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 16), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 23). Jedna linija u toj sekvenci ima sledeću formu: na levoj strani nalazi se signal dekodovanog stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji imaju vrednost 1 kada dati signal dekodovanog stanja brojača koraka ima vrednost 1, dok komentar, tamo gde postoji, počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!).

Upravljački signali operacione jedinice i upravljačke jedinice se generišu na identičan način na osnovu sekvence upravljačkih za upravljačku jedinicu ožičene realizacije (tabela 23). Za svaki upravljački signal operacione jedinice i upravljačke jedinice treba proći kroz sekvencu upravljačkih signala po koracima, tražiti korake u kojima se pojavljuje dati signal i izraz za dati signal formirati kao uniju signala dekodovanih stanja brojača koraka koji odgovaraju koracima u kojima se pojavljuje dati signal.

Tabela 23 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije

**! Čitanje instrukcije !**

- T<sub>00</sub>    **brnotSTART, val<sub>00</sub>**;
- T<sub>01</sub>    **ldMAR, incPC;**
- T<sub>02</sub>    **brhack, val<sub>02</sub>**;

T <sub>03</sub>	<b>eMAR, rdCPU,</b> <b>brnotfcCPU, val<sub>03</sub>;</b>
T <sub>04</sub>	<b>ldIR0;</b>
T <sub>05</sub>	<b>brnotgopr, val<sub>07</sub>;</b>
T <sub>06</sub>	<b>stPRCOD,</b> <b>bruncnd, val<sub>C0</sub>;</b>
T <sub>07</sub>	<b>brl1, val<sub>50</sub>;</b>
T <sub>08</sub>	<b>ldMAR, incPC;</b>
T <sub>09</sub>	<b>brhack, val<sub>09</sub>;</b>
T <sub>0A</sub>	<b>eMAR, rdCPU,</b> <b>brnotfcCPU, val<sub>0A</sub>;</b>
T <sub>0B</sub>	<b>ldIR1, ldGPRADR;</b>
T <sub>0C</sub>	<b>brnotgradr, val<sub>0E</sub>;</b>
T <sub>0D</sub>	<b>stPRADR,</b> <b>bruncnd, val<sub>C0</sub>;</b>
T <sub>0E</sub>	<b>brl2_brnch, val<sub>50</sub>;</b>
T <sub>0F</sub>	<b>brl2_arlog, val<sub>20</sub>;</b>
T <sub>10</sub>	<b>ldMAR, incPC;</b>
T <sub>11</sub>	<b>brhack, val<sub>11</sub>;</b>
T <sub>12</sub>	<b>eMAR, rdCPU,</b> <b>brnotfcCPU, val<sub>12</sub>;</b>
T <sub>13</sub>	<b>ldIR2,</b> <b>brl3_jump, val<sub>50</sub>;</b>
T <sub>14</sub>	<b>brl3_arlog, val<sub>20</sub>;</b>
T <sub>15</sub>	<b>ldMAR, incPC;</b>
T <sub>16</sub>	<b>brhack, val<sub>16</sub>;</b>
T <sub>17</sub>	<b>eMAR, rdCPU,</b> <b>brnotfcCPU, val<sub>17</sub>;</b>
T <sub>18</sub>	<b>ldIR3,</b> <b>bruncnd, val<sub>20</sub>;</b>

**! Formiranje adrese i čitanje operanda !**

T<sub>20</sub>      **bradr;**

**! Registarsko direktno adresiranje !**

T<sub>21</sub>      **brstore, val<sub>50</sub>;**

T<sub>22</sub>      **brLDW, val<sub>24</sub>;**

T<sub>23</sub>      **ldBB,**

  |      **bruncnd, val<sub>50</sub>;**

T<sub>24</sub>      **ldBW,**

  |      **bruncnd, val<sub>50</sub>;**

**! Registarsko indirektno adresiranje !**

T<sub>25</sub>      **mxMAR<sub>0</sub>, ldMAR,**

  |      **brstore, val<sub>50</sub>;**

T<sub>26</sub>      **bruncnd, val<sub>38</sub>;**

**! Memorijsko direktno adresiranje !**

T<sub>27</sub>      **mxMAR<sub>1</sub>, ldMAR,**

  |      **brstore, val<sub>50</sub>;**

T<sub>28</sub>      **bruncnd, val<sub>38</sub>;**

**! Memorijsko indirektno adresiranje !**

T<sub>29</sub>      **mxMAR<sub>1</sub>, ldMAR;**

T<sub>2A</sub>      **brhack, val<sub>2A</sub>;**

T<sub>2B</sub>      **eMAR, rdCPU,**

  |      **brnotfcCPU, val<sub>2B</sub>;**

T<sub>2C</sub>      **ldDWH, incMAR;**

```

| T2D   brhack, val2D;
| T2E   eMAR, rdCPU,
|         brnotfcCPU, val2E;
| T2F   ldDWL;
| T30   mxMAR1, mxMAR0, ldMAR,
|         brstore, val50;
| T31   brunrnd, val38;
| ! Registarsko indirektno adresiranje sa pomerajem !
|     T32   mxADDA0, mxADDB0, mxMAR2, ldMAR,
|             brstore, val50;
|     T33   brunrnd, val38;
| ! Bazno indeksno adresiranje sa pomerajem !
|     T34   mxADDA0, mxADDB0, ldCW, incGPRAR;
|     T35   mxADDA1, mxADDA0, mxADDB1, mxMAR2, ldMAR,
|             brstore, val50;
|     T36   brunrnd, val38;
| ! PC relativno adresiranje !
|     T37   mxADDA1, mxADDB0, mxMAR2, ldMAR,
|             brstore, val50;
| ! Čitanje operanda !
|     T38   brhack, val38;
|     T39   eMAR, rdCPU,
|             brnotfcCPU, val39;
|     T3A   brLDW, val3C;
|     T3B   mxBB0, ldBB,
|             brunrnd, val50;
|     T3C   ldDWH, incMAR;
|     T3D   brhack, val3D;
|     T3E   eMAR, rdCPU,
|             brnotfcCPU, val3E;
|     T3F   ldDWL;
|     T40   mxBW0, ldBW,
|             brunrnd, val50;
| ! Neposredno adresiranje !
|     T41   brLDW, val43;
|     T42   mxBB1, ldBB,
|             brunrnd, val50;
|     T43   mxBW1, ldBW,
|             brunrnd, val50;
| ! Izvršavanje operacije !
|     T50   bropr;
| ! NOP !
|     T51   brunrnd, valC0;
| ! HALT !
|     T52   clSTART,
|             brunrnd, val00;
| ! INTD !
|     T53   clPSWI,
|             brunrnd, valC0;
| ! INTE !
|     T54   stPSWI,
|             brunrnd, valC0;

```

```

! TRPD !
    T55      clPSWT,
                brunend, valC0;

! TRPE !
    T56      stPSWT,
                brunend, valC0;

! LDB !
    T57      mxAB, ldAB;
    T58      ldN, ldZ, ldC, ldV,
                brunend, valC0;

! LDW !
    T59      ldAW,
                brunend, valC0;

! STB !
    T5A      brdirreg, val5F;
    T5B      mxMDR0, ldMDR;
    T5C      brhack, val5C;
    T5D      eMAR, eMDR, wrCPU,
                brnotfcCPU, val5D;
    T5E      brunend, valC0;
    T5F      wrGPR,
                brunend, valC0;

! STW !
    T60      brdirreg, val68;
    T61      mxMDR1, ldMDR;
    T62      brhack, val62;
    T63      eMAR, eMDR, wrCPU,
                brnotfcCPU, val63;
    T64      mxMDR1, mxMDR0, ldMDR, incMAR;
    T65      brhack, val65;
    T66      eMAR, eMDR, wrCPU,
                brnotfcCPU, val66;
    T67      brunend, valC0;
    T68      mxGPR, wrGPR,
                brunend, valC0;

! POPB !
    T69      mxMAR2, mxMAR0, ldMAR, decSP;
    T6A      brhack, val6A;
    T6B      eMAR, rdCPU,
                brnotfcCPU, val6B;
    T6C      mxBB0, ldBB;
    T6D      mxAB, ldAB;
    T6E      ldN, ldZ, ldC, ldV,
                brunend, valC0;

! POPW !
    T6F      mxMAR2, mxMAR0, ldMAR, decSP;
    T70      brhack, val70;
    T71      eMAR, rdCPU,
                brnotfcCPU, val71;
    T72      ldDWL;
    T73      mxMAR2, mxMAR0, ldMAR, decSP;
    T74      brhack, val74;

```

```

T75    eMAR, rdCPU,
        brnotfcCPU, val75;
T76    ldDWH;
T77    mxBW0, ldBW;
T78    ldAW,
        brunrnd, valC0;
! PUSHB !
T79    incSP;
T7A    mxMAR2, mxMAR0, ldMAR, mxMDR0, ldMDR;
T7B    brhack, val7B;
T7C    eMAR, eMDR, wrCPU,
        brnotfcCPU, val7C;
        brunrnd, valC0;
! PUSHW !
T7D    incSP;
T7E    mxMAR2, mxMAR0, ldMAR, mxMDR1, ldMDR;
T7F    brhack, val80;
T80    eMAR, eMDR, wrCPU,
        brnotfcCPU, val81;
T81    incSP;
T82    mxMAR2, mxMAR0, ldMAR, mxMDR1, mxMDR0, ldMDR;
T83    brhack, val84;
T84    eMAR, eMDR, wrCPU,
        brnotfcCPU, val85;
T85    brunrnd, valC0;
T86
! LDIVTP !
T87    mxAW1, ldAW,
        brunrnd, valC0;
! STIVTP !
T88    ldIVTP,
        brunrnd, valC0;
! LDIMR !
T89    mxAW1, mxAW0, ldAW,
        brunrnd, valC0;
! STIMR !
T8A    ldIMR,
        brunrnd, valC0;
! LDSP !
T8B    mxAW0, ldAW,
        brunrnd, valC0;
! STSP !
T8C    ldSP,
        brunrnd, valC0;
! ADD !
T8D    add, ldAB, ldC, ldV;
T8E    ldN, ldZ,
        brunrnd, valC0;
! SUB !
T8F    sub, ldAB, ldC, ldV;
T90    ldN, ldZ,
        brunrnd, valC0;
! INC !
T91    inc, ldAB, ldC, ldV;

```

T<sub>92</sub>      **ldN, ldZ,**  
**bruncnd, val<sub>C0</sub>;**  
 ! DEC !

T<sub>93</sub>      **dec, ldAB, ldC, ldV;**  
 T<sub>94</sub>      **ldN, ldZ,**  
**bruncnd, val<sub>C0</sub>;**  
 ! AND !

T<sub>95</sub>      **and, ldAB;**  
 T<sub>96</sub>      **ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>C0</sub>;**  
 ! OR !

T<sub>97</sub>      **or, ldAB;**  
 T<sub>98</sub>      **ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>C0</sub>;**  
 ! XOR !

T<sub>99</sub>      **xor, ldAB;**  
 T<sub>9A</sub>      **ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>C0</sub>;**  
 ! NOT !

T<sub>9B</sub>      **not, ldAB;**  
 T<sub>9C</sub>      **ldN, ldZ, ldC, ldV,**  
**bruncnd, val<sub>C0</sub>;**  
 ! ASR, LSR, ROR i ROLC !

T<sub>9D</sub>      **shr, ldC;**  
 T<sub>9E</sub>      **ldN, ldZ, ldV,**  
**bruncnd, val<sub>C0</sub>;**  
 ! ASL, LSL, ROL i ROLC !

T<sub>9F</sub>      **shl, ldC;**  
 T<sub>A0</sub>      **ldN, ldZ, ldV,**  
**bruncnd, val<sub>C0</sub>;**  
 ! BEQL,..., BLSSEU !

T<sub>A1</sub>      **brnotbrpom, val<sub>C0</sub>;**  
 T<sub>A2</sub>      **mxADDA<sub>1</sub>, mxADDDB<sub>1</sub>, mxADDDB<sub>0</sub>, mxPC<sub>0</sub>, ldPC,**  
**bruncnd, val<sub>C0</sub>;**  
 ! JMP !

T<sub>A3</sub>      **mxPC<sub>1</sub>, ldPC,**  
**bruncnd, val<sub>C0</sub>;**  
 ! INT !

T<sub>A4</sub>      **stPRINS,**  
**bruncnd, val<sub>C0</sub>;**  
 ! JSR !

T<sub>A5</sub>      **incSP;**  
 T<sub>A6</sub>      **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;**  
 T<sub>A7</sub>      **brhack, val<sub>A7</sub>;**  
 T<sub>A8</sub>      **eMAR, eMDR, wrCPU,**  
**brnotfcCPU, val<sub>A8</sub>;**  
 T<sub>A9</sub>      **incSP;**  
 T<sub>AA</sub>      **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;**  
 T<sub>AB</sub>      **brhack, val<sub>AB</sub>;**  
 T<sub>AC</sub>      **eMAR, eMDR, wrCPU,**  
**brnotfcCPU, val<sub>AC</sub>;**  
 T<sub>AD</sub>      **mxPC<sub>1</sub>, ldPC,**  
**bruncnd, val<sub>C0</sub>;**

! RTI !

T<sub>AE</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, decSP;**  
T<sub>AF</sub> **brhack, val<sub>AF</sub>;**  
T<sub>B0</sub> **eMAR, rdCPU,**  
**brnotfcCPU, val<sub>B0</sub>;**  
T<sub>B1</sub> **IdPSWL;**  
T<sub>B2</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, decSP;**  
T<sub>B3</sub> **brhack, val<sub>B3</sub>;**  
T<sub>B4</sub> **eMAR, rdCPU,**  
**brnotfcCPU, val<sub>B4</sub>;**  
T<sub>B5</sub> **IdPSWH;**

! RTS !

T<sub>B6</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, decSP;**  
T<sub>B7</sub> **brhack, val<sub>B7</sub>;**  
T<sub>B8</sub> **eMAR, rdCPU,**  
**brnotfcCPU, val<sub>B8</sub>;**  
T<sub>B9</sub> **IdDWL;**  
T<sub>BA</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, decSP;**  
T<sub>BB</sub> **brhack, val<sub>BB</sub>;**  
T<sub>BC</sub> **eMAR, rdCPU,**  
**brnotfcCPU, val<sub>BC</sub>;**  
T<sub>BD</sub> **IdDWH;**  
T<sub>BE</sub> **IdPC,**  
**bruncnd, val<sub>CO</sub>;**

| ! Opsluživanje prekida !

T<sub>C0</sub> **brnotprekid, val<sub>00</sub>;**

| ! Čuvanje konteksta procesora !

T<sub>C1</sub> **incSP;**  
T<sub>C2</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, IdMDR;**  
T<sub>C3</sub> **brhack, val<sub>C3</sub>;**  
T<sub>C4</sub> **eMAR, eMDR, wrCPU,**  
**brnotfcCPU, val<sub>C4</sub>;**  
T<sub>C5</sub> **incSP;**  
T<sub>C6</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, IdMDR;**  
T<sub>C7</sub> **brhack, val<sub>C7</sub>;**  
T<sub>C8</sub> **eMAR, eMDR, wrCPU,**  
**brnotfcCPU, val<sub>C8</sub>;**  
T<sub>C9</sub> **incSP;**  
T<sub>CA</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, IdMDR;**  
T<sub>CB</sub> **brhack, val<sub>CB</sub>;**  
T<sub>CC</sub> **eMAR, eMDR, wrCPU,**  
**brnotfcCPU, val<sub>CC</sub>;**  
T<sub>CD</sub> **incSP;**  
T<sub>CE</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, IdMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, IdMDR;**  
T<sub>CF</sub> **brhack, val<sub>CF</sub>;**  
T<sub>D0</sub> **eMAR, eMDR, wrCPU,**  
**brnotfcCPU, val<sub>D0</sub>;**

| ! Utvrđivanje broja ulaza !

| ! Provera da li postoji zahtev za prekid zbog izvršavanja instrukcije prekida INT. !

T<sub>D1</sub> **brnotPRINS, val<sub>D3</sub>;**  
T<sub>D2</sub> **IdBR, clPRINS,**  
**bruncnd, val<sub>DC</sub>;**

! Provera da li postoji zahtev za prekid zbog greške u kodu operacije. !

T<sub>D3</sub>   **brnotPRCOD**, val<sub>D5</sub>;  
T<sub>D4</sub>   **mxBR<sub>1</sub>, ldBR, clPRCOD**,  
         **bruncnd**, val<sub>DC</sub>;

! Provera da li postoji zahtev za prekid zbog greške u adresiranju. !

T<sub>D5</sub>   **brnotPRADR**, val<sub>D7</sub>;  
T<sub>D6</sub>   **mxBR<sub>1</sub>, ldBR, clPRADR**,  
         **bruncnd**, val<sub>DC</sub>;

! Provera da li postoji spoljašnji nemaskirajući zahtev za prekid. !

T<sub>D7</sub>   **brnotPRINM**, val<sub>D9</sub>;  
T<sub>D8</sub>   **mxBR<sub>1</sub>, ldBR, clPRINM**,  
         **bruncnd**, val<sub>DC</sub>;

! Provera da li postoji spoljašnji maskirajući zahtev za prekid. !

T<sub>D9</sub>   **brnotprintr**, val<sub>DB</sub>;  
T<sub>DA</sub>   **mxBR<sub>0</sub>, ldBR, clINTR, ldL**,  
         **bruncnd**, val<sub>DC</sub>;

! Prekid posle svake instrukcije !


T<sub>DB</sub>   **mxBR<sub>1</sub>, ldBR**;

! Utvrđivanje adrese prekida rutine !

T<sub>DC</sub>   **mxMAR<sub>2</sub>, ldMAR**;  
T<sub>DD</sub>   **brhack**, val<sub>DD</sub>;  
T<sub>DE</sub>   **eMAR, rdCPU**,  
         **brnotfcCPU**, val<sub>DE</sub>;  
T<sub>DF</sub>   **ldDWH, incMAR**;  
T<sub>E0</sub>   **brhack**, val<sub>E0</sub>;  
T<sub>E1</sub>   **eMAR, rdCPU**,  
         **brnotfcCPU**, val<sub>E1</sub>;  
T<sub>E2</sub>   **ldDWL**;  
T<sub>E3</sub>   **ldPC, clPSWI, clPSWT**,  
         **bruncnd**, val<sub>00</sub>;

Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 58. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekompletator koraka* i blok *generisanje upravljačkih signala*. Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multipleksersom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka CNT<sub>7...0</sub>. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr<sub>7...0</sub>**, kombinacione mreže KMADR koja formira signale **adr<sub>7...0</sub>** i kombinacione mreže KMBR koja formira signale **br<sub>7...0</sub>**. Selekcija jedne od tri grupe signala koji daju novu vrednost brojača koraka obezbeđuje se signalima **bropr** i **bradr** i to signali **opr<sub>7...0</sub>** ako signal **bropr**, ima vrednost 1, signali **adr<sub>7...0</sub>** ako signal **bradr** ima vrednost 1 i signali **br<sub>7...0</sub>** ako oba signala **bropr** i **bradr** imaju vrednost 0.



Slika 58 Struktura upravljačke jedinice

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 22) za realizaciju višestrukog uslovnog skoka u koraku step<sub>50</sub> sekvence upravljačkih signala. U zavisnosti od toga koji od signala **NOP**, ..., **RTS** ima vrednost 1 zavisi koja će od vrednosti iz tabele 22 da se pojavi tada na linijama **opr<sub>7...0</sub>**. S obzirom da vrednost 1 signala dekovanih stanja brojača koraka T<sub>50</sub> daje vrednost 1 signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr<sub>7...0</sub>** prolazi tada kroz multipleksjer MP i pojavljuje se na ulazima brojača koraka CNT<sub>7...0</sub>.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 21) za realizaciju višestrukog uslovnog skoka u koraku step<sub>20</sub> sekvence upravljačkih signala. U zavisnosti od toga koji od signala **regdir**, ..., **imm** ima vrednost 1 zavisi koja će od vrednosti iz tabele 21 da se pojavi tada na linijama **adr<sub>7...0</sub>**. S obzirom da vrednost 1 signala dekodovanog stanja brojača koraka T<sub>20</sub> daje vrednost 1 signala višestrukog uslovnog skoka **bradr**, vrednost na

linijama **adr<sub>7...0</sub>** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT<sub>7...0</sub>.

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka CNT<sub>7...0</sub> za bezuslovne skokove (tabela 17) i uslovne skokove (tabela 19) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val<sub>00</sub>**, **val<sub>02</sub>**, ..., **val<sub>E1</sub>** ima vrednost 1 zavisi koja će od vrednosti iz tabela 17 i 19 tada da se pojavi na linijama **br<sub>7...0</sub>**. Signali višestrukih uslovnih skokova **bropr** i **bradr** imaju vrednost 1 samo pri vrednostima 1 signala dekodovanih stanja brojača koraka T<sub>50</sub> i T<sub>20</sub>, respektivno, dok u svim ostalim situacijama imaju vrednost 0. S obzirom da nijedan od ova dva signala nema vrednost 1 u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br<sub>7...0</sub>** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT<sub>7...0</sub>.

Blok *brojač koraka* sadrži brojač CNT<sub>7...0</sub>. Brojač CNT<sub>7...0</sub> svojom trenutnom vrednošću određuje koji će upravljački signali da imaju vrednost 1. Brojač CNT<sub>7...0</sub> može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT<sub>7...0</sub> za jedan čime se obezbeđuje sekvenčno generisanje upravljačkih signala iz sekvence upravljačkih signala (tabela 23). Ovaj režim rada se obezbeđuje vrednošću 1 signala **inc**. Signal **inc** ima vrednost 1 ukoliko svi signali **bropr**, **bradr**, **bruncnd** i **brcnd** imaju vrednost 0. Signali **bropr**, **bradr**, **bruncnd** i **brcnd** normalno imaju vrednost 0 sem u stanjima brojača koraka koja odgovaraju koracima kada treba realizovati višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT<sub>7...0</sub> čime se obezbeđuje odstupanje od sekvenčnog generisanja upravljačkih signala iz sekvence upravljačkih signala (tabela 23). Ovaj režim rada se obezbeđuje vrednošću 1 signala **Id**. Signal **Id** ima vrednost 1 ako jedan od signala **bropr**, **bradr**, **bruncnd** i **brcnd** ima vrednost 1. Signali **bropr**, **bradr**, **bruncnd** i **brcnd** normalno imaju vrednost 0 sem u stanjima brojača koraka koja odgovaraju koracima kada treba realizovati višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1. Specifičan slučaj režima skoka je režim čekanja kada se pri pojavi signala takta vrši upis tekuće vrednosti brojača CNT<sub>7...0</sub> u brojač CNT<sub>7...0</sub> čime se obezbeđuje da se ne menja vrednost brojača CNT<sub>7...0</sub>. Ovaj režim rada se obezbeđuje vrednošću 1 signala **Id**. Signal **Id** ima vrednost 1 kada signal **brcnd** ima vrednost 1 jer je:

- ciklus procesora na magistrali u toku pa signal **fcCPU** ima vrednost 0 ili
- magistrala prepuštena ulazno/izlaznom uređaju sa kontrolerom za direktni pristup memoriji, a procesor je došao u korak izvršavanja instrukcije u kome mu je magistrala potrebna, pa signal **hack** ima vrednost 1.

Brojač koraka CNT<sub>7...0</sub> je dimenzionisan prema broju koraka u sekvenci upravljačkih signala (tabela 23). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka T<sub>00</sub> do koraka T<sub>E3</sub> usvojena je dužina brojača koraka CNT<sub>7...0</sub> od 8 bita.

Blok *dekoder koraka* sadrži dekoder DC. Na ulaze dekodera DC vode se izlazi brojača CNT<sub>7...0</sub>. Dekodovana stanja brojača CNT<sub>7...0</sub> pojavljuju se kao signali **T<sub>0</sub>**, **T<sub>1</sub>**, ..., **T<sub>FF</sub>** na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela

16) dodeljeno je po jedno stanje brojača CNT<sub>7...0</sub> određeno vrednošću signala T<sub>0</sub> do T<sub>FF</sub> i to koraku step<sub>0</sub> signal T<sub>0</sub>, koraku step<sub>1</sub> signal T<sub>1</sub>, itd. (tabela 23).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoći signala T<sub>0</sub>, T<sub>1</sub>, ..., T<sub>E3</sub>, koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova **START**, **hack**, ..., **prekid** koji dolaze iz blokova operacione jedinice i saglasno sekvenci upravljačkih signala (tabela 23) generišu dve grupe upravljačkih signala i to upravljačke signale blokova operacione jedinice ***oper*** i upravljačke signale upravljačke jedinice ***uprav***.

Upravljački signali blokova operacione jedinice ***oper*** se daju posebno za svaki blok.

Upravljački signali bloka *bus* se generišu na sledeći način:

- $\text{mxMAR}_2 = T_{32} + T_{35} + T_{37} + T_{69} + T_{6F} + T_{73} + T_{7A} + T_{7F} + T_{83} + T_{A6} + T_{AA} + T_{AE} + T_{B2} + T_{B6} + T_{BA} + T_{C2} + T_{C6} + T_{CA} + T_{CE} + T_{DC}$
- $\text{mxMAR}_1 = T_{27} + T_{29} + T_{30}$
- $\text{mxMAR}_0 = T_{25} + T_{30} + T_{69} + T_{6F} + T_{73} + T_{7A} + T_{7F} + T_{83} + T_{A6} + T_{AA} + T_{AE} + T_{B2} + T_{B6} + T_{BA} + T_{C2} + T_{C6} + T_{CA} + T_{CE}$
- $\text{ldMAR} = T_{01} + T_{08} + T_{10} + T_{15} + T_{25} + T_{27} + T_{29} + T_{30} + T_{32} + T_{35} + T_{37} + T_{69} + T_{6F} + T_{73} + T_{7A} + T_{7F} + T_{83} + T_{A6} + T_{AA} + T_{AE} + T_{B2} + T_{B6} + T_{BA} + T_{C2} + T_{C6} + T_{CA} + T_{CE} + T_{DC}$
- $\text{incMAR} = T_{2C} + T_{3C} + T_{64} + T_{DF}$
- $\text{mxMDR}_2 = T_{A6} + T_{AA} + T_{C2} + T_{C6} + T_{CA} + T_{CE}$
- $\text{mxMDR}_1 = T_{61} + T_{64} + T_{7F} + T_{83} + T_{CA}$
- $\text{mxMDR}_0 = T_{5B} + T_{64} + T_{7A} + T_{83} + T_{AA} + T_{C6} + T_{CE}$
- $\text{ldMDR} = T_{5B} + T_{61} + T_{64} + T_{7A} + T_{7F} + T_{83} + T_{A6} + T_{AA} + T_{C2} + T_{C6} + T_{CA} + T_{CE}$
- $\text{eMAR} = T_{03} + T_{0A} + T_{12} + T_{17} + T_{2B} + T_{2E} + T_{39} + T_{3E} + T_{5D} + T_{63} + T_{66} + T_{6B} + T_{71} + T_{75} + T_{7C} + T_{81} + T_{85} + T_{A8} + T_{AC} + T_{B0} + T_{B4} + T_{B8} + T_{BC} + T_{C4} + T_{C8} + T_{CC} + T_{D0} + T_{DE} + T_{E1}$
- $\text{eMDR} = T_{5D} + T_{63} + T_{66} + T_{7C} + T_{81} + T_{85} + T_{A8} + T_{AC} + T_{C4} + T_{C8} + T_{CC} + T_{D0} + T_{DE} + T_{E1}$
- $\text{rdCPU} = T_{03} + T_{0A} + T_{12} + T_{17} + T_{2B} + T_{2E} + T_{39} + T_{3E} + T_{6B} + T_{71} + T_{75} + T_{B0} + T_{B4} + T_{B8} + T_{BC} + T_{DE} + T_{E1}$
- $\text{wrCPU} = T_{5D} + T_{63} + T_{66} + T_{7C} + T_{81} + T_{85} + T_{A8} + T_{AC} + T_{C4} + T_{C8} + T_{CC} + T_{D0}$
- $\text{ldDWH} = T_{2C} + T_{3C} + T_{76} + T_{BD} + T_{DF}$
- $\text{ldDWL} = T_{2F} + T_{3F} + T_{72} + T_{B9} + T_{E2}$

Upravljački signali bloka *fetch* se generišu na sledeći način:

- $\text{mxPC}_1 = T_{A3} + T_{AD}$
- $\text{mxPC}_0 = T_{A2}$
- $\text{ldPC} = T_{A2} + T_{A3} + T_{AD} + T_{BE} + T_{E3}$
- $\text{incPC} = T_{01} + T_{08} + T_{10} + T_{15}$
- $\text{ldIR}_0 = T_{04}$
- $\text{ldIR}_1 = T_{0B}$
- $\text{ldIR}_2 = T_{13}$
- $\text{ldIR}_3 = T_{18}$

Upravljački signali bloka *addr* se generišu na sledeći način:

- $\text{ldGPRAR} = T_{0B}$
- $\text{incGPRAR} = T_{34}$
- $\text{mxGPR} = T_{68}$
- $\text{wrGPR} = T_{5F} + T_{68}$

- $\text{ldSP} = \mathbf{T}_{8C}$
- $\text{incSP} = \mathbf{T}_{79} + \mathbf{T}_{7E} + \mathbf{T}_{82} + \mathbf{T}_{A5} + \mathbf{T}_{A9} + \mathbf{T}_{C1} + \mathbf{T}_{C5} + \mathbf{T}_{C9} + \mathbf{T}_{CD}$
- $\text{decSP} = \mathbf{T}_{69} + \mathbf{T}_{6F} + \mathbf{T}_{73} + \mathbf{T}_{AE} + \mathbf{T}_{B2} + \mathbf{T}_{B6} + \mathbf{T}_{BA}$
- $\text{mxADDA}_1 = \mathbf{T}_{35} + \mathbf{T}_{37} + \mathbf{T}_{A2}$
- $\text{mxADDA}_0 = \mathbf{T}_{32} + \mathbf{T}_{34} + \mathbf{T}_{35}$
- $\text{mxADDB}_1 = \mathbf{T}_{35} + \mathbf{T}_{A2}$
- $\text{mxADDB}_0 = \mathbf{T}_{32} + \mathbf{T}_{34} + \mathbf{T}_{37} + \mathbf{T}_{A2}$
- $\text{ldCW} = \mathbf{T}_{34}$

Upravljački signali bloka *exec* se generišu na sledeći način:

- $\text{mxAB} = \mathbf{T}_{57} + \mathbf{T}_{6D}$
- $\text{ldAB} = \mathbf{T}_{57} + \mathbf{T}_{6D} + \mathbf{T}_{8D} + \mathbf{T}_{8F} + \mathbf{T}_{91} + \mathbf{T}_{93} + \mathbf{T}_{95} + \mathbf{T}_{97} + \mathbf{T}_{99} + \mathbf{T}_{9B}$
- $\text{shr} = \mathbf{T}_{9D}$
- $\text{shl} = \mathbf{T}_{9F}$
- $\text{mxBB}_1 = \mathbf{T}_{42}$
- $\text{mxBB}_0 = \mathbf{T}_{3B} + \mathbf{T}_{6C}$
- $\text{ldBB} = \mathbf{T}_{23} + \mathbf{T}_{3B} + \mathbf{T}_{42} + \mathbf{T}_{6C}$
- $\text{mxAW}_1 = \mathbf{T}_{87} + \mathbf{T}_{89}$
- $\text{mxAW}_0 = \mathbf{T}_{89} + \mathbf{T}_{8B}$
- $\text{ldAW} = \mathbf{T}_{59} + \mathbf{T}_{78} + \mathbf{T}_{87} + \mathbf{T}_{89} + \mathbf{T}_{8B}$
- $\text{mxBW}_1 = \mathbf{T}_{43}$
- $\text{mxBW}_0 = \mathbf{T}_{40} + \mathbf{T}_{77}$
- $\text{ldBW} = \mathbf{T}_{24} + \mathbf{T}_{40} + \mathbf{T}_{43} + \mathbf{T}_{77}$
- $\text{stPSWI} = \mathbf{T}_{54}$
- $\text{clPSWI} = \mathbf{T}_{53} + \mathbf{T}_{E3}$
- $\text{stPSWT} = \mathbf{T}_{56}$
- $\text{clPSWT} = \mathbf{T}_{55} + \mathbf{T}_{E3}$
- $\text{ldL} = \mathbf{T}_{DA}$
- $\text{ldN} = \mathbf{T}_{58} + \mathbf{T}_{6E} + \mathbf{T}_{8E} + \mathbf{T}_{90} + \mathbf{T}_{92} + \mathbf{T}_{94} + \mathbf{T}_{96} + \mathbf{T}_{98} + \mathbf{T}_{9A} + \mathbf{T}_{9C} + \mathbf{T}_{9E} + \mathbf{T}_{A0}$
- $\text{ldZ} = \mathbf{T}_{58} + \mathbf{T}_{6E} + \mathbf{T}_{8E} + \mathbf{T}_{90} + \mathbf{T}_{92} + \mathbf{T}_{94} + \mathbf{T}_{96} + \mathbf{T}_{98} + \mathbf{T}_{9A} + \mathbf{T}_{9C} + \mathbf{T}_{9E} + \mathbf{T}_{A0}$
- $\text{ldC} = \mathbf{T}_{58} + \mathbf{T}_{6E} + \mathbf{T}_{8D} + \mathbf{T}_{8F} + \mathbf{T}_{91} + \mathbf{T}_{93} + \mathbf{T}_{96} + \mathbf{T}_{98} + \mathbf{T}_{9A} + \mathbf{T}_{9C} + \mathbf{T}_{9D} + \mathbf{T}_{9F}$
- $\text{ldV} = \mathbf{T}_{58} + \mathbf{T}_{6E} + \mathbf{T}_{8D} + \mathbf{T}_{8F} + \mathbf{T}_{91} + \mathbf{T}_{93} + \mathbf{T}_{96} + \mathbf{T}_{98} + \mathbf{T}_{9A} + \mathbf{T}_{9C} + \mathbf{T}_{9E} + \mathbf{T}_{A0}$
- $\text{ldPSWL} = \mathbf{T}_{B1}$
- $\text{ldPSWH} = \mathbf{T}_{B5}$
- $\text{clSTART} = \mathbf{T}_{52}$
- $\text{add} = \mathbf{T}_{8D}$
- $\text{sub} = \mathbf{T}_{8F}$
- $\text{inc} = \mathbf{T}_{91}$
- $\text{dec} = \mathbf{T}_{93}$
- $\text{and} = \mathbf{T}_{95}$
- $\text{or} = \mathbf{T}_{97}$
- $\text{xor} = \mathbf{T}_{99}$
- $\text{not} = \mathbf{T}_{9B}$

Upravljački signali bloka *intr* se generišu na sledeći način:

- $\text{stPRINS} = \mathbf{T}_{A4}$
- $\text{clPRINS} = \mathbf{T}_{D2}$
- $\text{stPRCOD} = \mathbf{T}_{06}$

- $\text{clPRCOD} = T_{D4}$
- $\text{stPRADR} = T_{0D}$
- $\text{clPRADR} = T_{D2}$
- $\text{clPRINM} = T_{D4}$
- $\text{clINTR} = T_{D6}$
- $\text{ldIMR} = T_{8A}$
- $\text{ldIVTP} = T_{88}$
- $\text{mxBR}_1 = T_{D0} + T_{D2} + T_{D4} + T_{D7}$
- $\text{mxBR}_0 = T_{D6}$
- $\text{ldBR} = T_{CE} + T_{D0} + T_{D2} + T_{D4} + T_{D6} + T_{D7}$

Upravljački signali upravljačke jedinice *uprav* se generišu na sledeći način:

- $\text{bradr} = T_{20}$
- $\text{bropr} = T_{50}$ 

$$\text{brunend} = T_{06} + T_{0D} + T_{18} + T_{23} + T_{24} + T_{26} + T_{28} + T_{31} + T_{33} + T_{36} + T_{3B} + T_{40} + T_{42} + T_{43} + T_{51} + T_{52} + T_{53} + T_{54} + T_{55} + T_{56} + T_{58} + T_{59} + T_{5E} + T_{5F} + T_{67} + T_{68} + T_{6E} + T_{78} + T_{7D} + T_{86} + T_{87} + T_{88} + T_{89} + T_{8A} + T_{8B} + T_{8C} + T_{8E} + T_{90} + T_{92} + T_{94} + T_{96} + T_{98} + T_{9A} + T_{9C} + T_{9E} + T_{A0} + T_{A2} + T_{A3} + T_{A4} + T_{AD} + T_{BE} + T_{D2} + T_{D4} + T_{D6} + T_{D8} + T_{DA} + T_{E3}$$
- $\text{brrend} = \text{brnotSTART} \cdot \overline{\text{START}} + \text{brhack} \cdot \text{hack} + \text{brnotfcCPU} \cdot \overline{\text{fcCPU}} + \text{brnotgopr} \cdot \overline{\text{gopr}} + \text{brl1} \cdot \overline{\text{l1}} + \text{brnotgradr} \cdot \overline{\text{gradr}} + \text{brl2\_brnch} \cdot \overline{\text{l2\_brnch}} + \text{brl2\_arlog} \cdot \overline{\text{l2\_arlog}} + \text{brl3\_jump} \cdot \overline{\text{l3\_jump}} + \text{brl3\_arlog} \cdot \overline{\text{l3\_arlog}} + \text{brstore} \cdot \overline{\text{store}} + \text{brLDW} \cdot \overline{\text{LDW}} + \text{brdirreg} \cdot \overline{\text{dirreg}} + \text{brnotbrpom} \cdot \overline{\text{brpom}} + \text{brnotprekid} \cdot \overline{\text{prekid}} + \text{brnotPRINS} \cdot \overline{\text{PRINS}} + \text{brnotPRCOD} \cdot \overline{\text{PRCOD}} + \text{brnotPRADR} \cdot \overline{\text{PRADR}} + \text{brnotPRINM} \cdot \overline{\text{PRINM}} + \text{brnotprintr} \cdot \overline{\text{printr}}$
- $\text{brnotSTART} = T_{00}$
- $\text{brhack} = T_{02} + T_{09} + T_{11} + T_{16} + T_{2A} + T_{2D} + T_{38} + T_{3D} + T_{5C} + T_{62} + T_{65} + T_{6A} + T_{70} + T_{74} + T_{7B} + T_{80} + T_{84} + T_{A7} + T_{AB} + T_{AF} + T_{B3} + T_{B7} + T_{BB} + T_{C3} + T_{C7} + T_{CB} + T_{CF} + T_{DD} + T_{E0}$
- $\text{brnotfcCPU} = T_{03} + T_{0A} + T_{12} + T_{17} + T_{2B} + T_{2E} + T_{39} + T_{3E} + T_{5D} + T_{63} + T_{66} + T_{6B} + T_{71} + T_{75} + T_{7C} + T_{81} + T_{85} + T_{A8} + T_{AC} + T_{B0} + T_{B4} + T_{B8} + T_{BC} + T_{C4} + T_{C8} + T_{CC} + T_{D0} + T_{DE} + T_{E1}$
- $\text{brnotgopr} = T_{05}$
- $\text{brl1} = T_{07}$
- $\text{brnotgradr} = T_{0C}$
- $\text{brl2\_brnch} = T_{0E}$
- $\text{brl2\_arlog} = T_{0F}$
- $\text{brl3\_jump} = T_{13}$
- $\text{brl3\_arlog} = T_{14}$
- $\text{brstore} = T_{21} + T_{25} + T_{27} + T_{30} + T_{32} + T_{35} + T_{37}$
- $\text{brLDW} = T_{22} + T_{3A} + T_{41}$
- $\text{brdirreg} = T_{5A} + T_{60}$
- $\text{brnotbrpom} = T_{A1}$
- $\text{brnotprekid} = T_{C0}$
- $\text{brnotPRINS} = T_{D1}$
- $\text{brnotPRCOD} = T_{D3}$
- $\text{brnotPRADR} = T_{D5}$

- **brnotPRINM** =  $T_{D7}$
- **brnotprintr** =  $T_{D9}$
- $val_{00} = T_{00} + T_{52} + T_{C0} + T_{E3}$
- $val_{02} = T_{02}$
- $val_{03} = T_{03}$
- $val_{07} = T_{05}$
- $val_{09} = T_{09}$
- $val_{0A} = T_{0A}$
- $val_{0E} = T_{0C}$
- $val_{11} = T_{11}$
- $val_{12} = T_{12}$
- $val_{16} = T_{16}$
- $val_{17} = T_{17}$
- $val_{20} = T_{0F} + T_{14} + T_{18}$
- $val_{24} = T_{22}$
- $val_{2A} = T_{2A}$
- $val_{2B} = T_{2B}$
- $val_{2D} = T_{2D}$
- $val_{2E} = T_{2E}$
- $val_{38} = T_{26} + T_{28} + T_{31} + T_{33} + T_{36} + T_{38}$
- $val_{39} = T_{39}$
- $val_{3C} = T_{3A}$
- $val_{3D} = T_{3D}$
- $val_{3E} = T_{3E}$
- $val_{43} = T_{41}$
- $val_{50} = T_{07} + T_{0E} + T_{13} + T_{21} + T_{23} + T_{24} + T_{25} + T_{27} + T_{30} + T_{32} + T_{35} + T_{37} + T_{3B} + T_{40} + T_{42} + T_{43}$
- $val_{5C} = T_{5C}$
- $val_{5D} = T_{5D}$
- $val_{5F} = T_{5A}$
- $val_{62} = T_{62}$
- $val_{63} = T_{63}$
- $val_{65} = T_{65}$
- $val_{66} = T_{66}$
- $val_{68} = T_{60}$
- $val_{6A} = T_{6A}$
- $val_{6B} = T_{6B}$
- $val_{70} = T_{70}$
- $val_{71} = T_{71}$
- $val_{74} = T_{74}$
- $val_{75} = T_{75}$
- $val_{7B} = T_{7B}$
- $val_{7C} = T_{7C}$
- $val_{80} = T_{80}$

- $\text{val}_{81} = T_{81}$
- $\text{val}_{84} = T_{84}$
- $\text{val}_{85} = T_{85}$
- $\text{val}_{A7} = T_{A7}$
- $\text{val}_{A8} = T_{A8}$
- $\text{val}_{AB} = T_{AB}$
- $\text{val}_{AC} = T_{AC}$
- $\text{val}_{AF} = T_{AF}$
- $\text{val}_{B0} = T_{B0}$
- $\text{val}_{B3} = T_{B3}$
- $\text{val}_{B4} = T_{B4}$
- $\text{val}_{B7} = T_{B7}$
- $\text{val}_{B8} = T_{B8}$
- $\text{val}_{BB} = T_{BB}$
- $\text{val}_{BC} = T_{BC}$
- $\text{val}_{C0} = T_{0D} + T_{51} + T_{53} + T_{54} + T_{55} + T_{56} + T_{58} + T_{59} + T_{5E} + T_{5F} + T_{67} + T_{68} + T_{6E} + T_{78} + T_{7D} + T_{86} + T_{87} + T_{88} + T_{89} + T_{8A} + T_{8B} + T_{8C} + T_{8E} + T_{90} + T_{92} + T_{94} + T_{96} + T_{98} + T_{9A} + T_{9C} + T_{9E} + T_{A0} + T_{A1} + T_{A2} + T_{A3} + T_{A4} + T_{AD} + T_{BE}$
- $\text{val}_{C3} = T_{C3}$
- $\text{val}_{C4} = T_{C4}$
- $\text{val}_{C7} = T_{C7}$
- $\text{val}_{C8} = T_{C8}$
- $\text{val}_{CB} = T_{CB}$
- $\text{val}_{CC} = T_{CC}$
- $\text{val}_{CF} = T_{CF}$
- $\text{val}_{D0} = T_{D0}$
- $\text{val}_{D3} = T_{D1}$
- $\text{val}_{D5} = T_{D3}$
- $\text{val}_{D7} = T_{D5}$
- $\text{val}_{D9} = T_{D7}$
- $\text{val}_{DB} = T_{D9}$
- $\text{val}_{DC} = T_{D2} + T_{D4} + T_{D6} + T_{D8} + T_{DA}$
- $\text{val}_{DD} = T_{DD}$
- $\text{val}_{DE} = T_{DE}$
- $\text{val}_{E0} = T_{E0}$
- $\text{val}_{E1} = T_{E1}$

Pri generisanju signala **brcnd** koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice *oper* i to:


- | • **START** — blok *exec*,
- | • **hack** — blok *bus*,
- | • **fcCPU** — blok *bus*,
- | • **gopr** — blok *fetch*,
- | • **l1** — blok *fetch*,
- | • **gradr** — blok *fetch*,

- **l2\_brnch** — blok *fetch*,
- **l2\_arlog** — blok *fetch*,
- **l3\_jump** — blok *fetch*,
- **l3\_arlog** — blok *fetch*,
- **store** — blok *fetch*,
- **LDW** — blok *fetch*,
- **dirreg** — blok *fetch*,
- **brpom** — blok *exec*,
- **prekid** — blok *intr*
- **PRINS** — blok *intr*,
- **PRCOD** — blok *intr*,
- **PRADR** — blok *intr*,
- **PRINM** — blok *intr* i
- **printr** — blok *intr*.



# 5 MEMORIJA

U ovoj glavi se daje organizacija memorije **MEM** (slika 59). Memorija **MEM** se sastoji iz operacione jedinice **oper** i upravljačke jedinice **uprav**.



Slika 59 Organizacija memorije **MEM**


Operaciona jedinica **oper** je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova. Upravljačka jedinica **uprav** je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala prema algoritmu generisanja upravljačkih signala operacione jedinice i signala logičkih uslova.

Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.

## 5.1 OPERACIONA JEDINICA

Operaciona jedinica **oper** sadrži memoriju MEM, kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je memorija sluga i kombinacione i sekvencijalne mreže za realizaciju vremena pristupa memorijskom RAM modulu (slika 60).

Memorija MEM služi za pamćenje ( $2^{16} - 2^{12}$ ) 8-mo bitnih reči. Na adresne linije A<sub>15...0</sub> se vodi sadržaj sa adresnih linija ABUS<sub>15...0</sub> magistrale **BUS**. Na ulazne linije podataka DIN<sub>7...0</sub> se vodi sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale. Sadržaj sa izlaznih linija podataka DOUT<sub>7...0</sub> se preko bafera sa tri stanja vodi na linije podataka DBUS<sub>7...0</sub> magistrale i na njih propušta pri aktivnoj vrednosti signala **fcMEM**. Na linije WR i RD se vode signali **wrMEM** i **rdMEM** koje generišu kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je memorija sluga. Sa memorijom MEM mogu se realizovati operacije upisa i čitanja. Sadržaj sa linija DIN<sub>7...0</sub> se upisuje na adresi određenoj sadržajem na linijama A<sub>15...0</sub> pri aktivnoj vrednosti signala na liniji WR. Sadržaj memorijske lokacije sa adrese određene sadržajem na linijama A<sub>15...0</sub> pojavljuje se na linijama DOUT<sub>7...0</sub> pri aktivnoj vrednosti signala na liniji RD.



Slika 60 Operaciona jedinica ***oper***

Kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je memorija sluga formiraju signale **rdMEM** i **wrMEM** upravljačke jedinice ***uprav*** i **FCBUS** magistrale ***BUS*** (slika 71). Signali **rdMEM** i **wrMEM** se formiraju na osnovu signala **ABUS<sub>15..0</sub>** sa adresnih linija magistrale i **RDBUS** i **WRBUS** sa upravljačkih linija magistrale. Signal **FCBUS** se formira na osnovu signala **fcMEM** upravljačke jedinice ***uprav***.

Pri realizaciji ciklusa čitanja na magistrali procesor ili kontroler sa direktnim pristupom memoriji kao gazda otvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>** i upravljačku liniju **RDBUS** magistrale i na njih izbacuje adresu i aktivnu vrednost signala čitanja, respektivno, čime se u memoriji kao slugi startuje čitanje adresirane memorijske lokacije. Memorija po završenom čitanju otvara bafere sa tri stanja za linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **FCBUS** magistrale i na njih izbacuje sadržaj adresirane memorijske lokacije i aktivnu vrednost signala završetka operacije čitanja u kontroleru. Procesor ili kontroler sa direktnim pristupom memoriji prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>** i upravljačku liniju **RDBUS** magistrale, dok memorija zatvara bafere sa tri stanja za linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **FCBUS** magistrale.

Pri realizaciji ciklusa upisa na magistrali procesor ili kontroler sa direktnim pristupom memoriji kao gazda otvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>**, linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **WRBUS** magistrale i na njih izbacuje adresu, podatak i aktivnu vrednost signala upisa, respektivno, čime se u memoriji kao slugi startuje upis u adresiranu memorijsku lokaciju. Memorija po završenom upisu otvara bafere sa tri stanja za i upravljačku liniju **FCBUS** magistrale i na nju izbacuje aktivnu vrednost signala završetka operacije upisa u memoriji. Procesor ili kontroler sa direktnim pristupom memoriji zatvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>**, linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **WRBUS** magistrale, dok memorija zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Signali **rdMEM** i **wrMEM** imaju vrednosti upravljačkih signala **RDBUS** i **WRBUS** magistrale, respektivno, kada je aktivna vrednost signala **select** i neaktivne vrednosti kada je neaktivna vrednost signala **select**. Signal **rdMEM** je kao i signal **RDBUS** aktivan za vreme operacije čitanja neke memorijske lokacije memorije, dok je signal **wrKTR** kao i signal **WRBUS** aktivan za vreme operacije upisa u neku memorijsku lokaciju memorije.

Signal **select** ima aktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...0</sub> magistrale nalazi adresa iz opsega adresa dodeljenih memoriji i neaktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...0</sub> magistrale nalazi adresa iz opsega adresa dodeljenih registrima po kontrolerima periferija. Celokupan opseg adresa od 0000h do FFFFh podeljen je na opseg adresa od 0000h do EFFFh, koje su dodeljene memoriji, i opseg adresa od F000h do FFFFh, koje su dodeljene registrima po svim kontrolerima periferija. Zbog toga signal **select** ima aktivnu vrednost ukoliko na adresnim linijama ABUS<sub>15...12</sub> magistrale nisu sve jedinice i neaktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...12</sub> magistrale sve jedinice. Pri neaktivnoj vrednosti signala **select** se formiraju neaktivne vrednosti signala **rdMEM** i **wrMEM** bez obzira na vrednosti signala **RDBUS** i **WRBUS**, respektivno.


Kombinaciona mreža za generisanje upravljačkog signala **FCBUS** magistrale generiše ovaj signal na osnovu signala **fcMEM**. Pri neaktivnoj vrednosti signala **fcMEM** na liniji signala **FCBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala **fcMEM** na liniji signala **FCBUS** aktivna vrednost. Signal **fcMEM** ima neaktivnu ili aktivnu vrednost u zavisnosti od toga da li je u kontroleru operacija čitanja ili upisa u toku ili je završena, respektivno.

## 5.2 UPRAVLJAČKA JEDINICA

U ovom odeljku se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice.

### 5.2.1 Dijagram toka operacija

Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 61). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.



Slika 61 Dijagram toka operacija

U dijagrama toka operacija stalno se vrši provera da li je procesor ili kontroler sa direktnim pristupom memoriji startovao u memoriji ciklus čitanja ili ciklus upisa, pri čemu se procesor ili kontroler sa direktnim pristupom memoriji ponaša kao gazda, a memorija kao sluga. Ako nije startovan ni ciklus čitanja ni ciklus upisa nema izvršavanja mikrooperacija. Ako je startovan jedan od ova dva ciklusa izvršavaju se mikrooperacije saglasno ciklusu koji je startovan.


Ako je startovan ciklus čitanja ulazi se u petlju u kojoj se vrši čitanje iz memorije u trajanju vremena pristupa memoriji. Po isteku vremena pristupa memoriji izlaz se iz petlje i gazdi šalje očitani sadržaj i indikacija da je memorija završila čitanje.

Ako je startovan ciklus upisa ulazi se u petlju u kojoj se vrši upis u memoriju u trajanju vremena pristupa memoriji. Po isteku vremena pristupa memoriji izlaz se iz petlje i gazdi šalje indikacija da je memorija završila upis.

### 5.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 61) i dat u obliku dijagrama toka mikrooperacija, dijagrama toka upravljačkih signala (slika 62 ) i sekvene upravljačkih signala (tabela 24).

Dijagram toka mikrooperacija i dijagram toka upravljačkih signala su dati istovremeno i predstavljeni su operacionim i uslovnim blokovima. U operacionim blokovima dijagrama toka mikrooperacija se nalaze mikrooperacije i uslovi pod kojima se one izvršavaju, dok se u operacionim blokovima dijagrama toka upravljačkih signala nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima dijagrama toka mikrooperacija i dijagrama toka upravljačkih signala se nalaze signali logičkih uslova.



Slika 62 Dijagram toka upravljačkih signala

U sekvenci upravljačkih signala se koriste iskazi za signale. Iskazi za signale su oblika *if uslov then signali*.

Ovi iskazi sadrže uslov i spisak upravljačkih signala blokova operacione jedinice *oper* i određuje koji signali i pod kojim uslovima treba da budu generisani.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

Tabela 24 Sekvenca upravljačkih signala

! U koraku  $step_0$  se ostaje sve vreme. U ovom koraku se generiše aktivna vrednost signala **fcMEM** operacione jedinice *oper* trajanja jedna perioda signala takta po isteku vremena pristupa memorije i to samo kada je u memoriji startovano čitanje ili upis. U ovom koraku se ne generiše aktivna vrednost signala **fcMEM** sve dok su oba signala **rdMEM** i **wrMEM** memorije neaktivni. Signal **rdMEM** postaje aktivan kada procesor ili kontroler sa direktnim pristupom memoriji postavi na aktivnu vrednost upravljački signal čitanja **RDBUS** čime u započinje čitanje iz memorije. Signal **rdMEM** ostaje aktivan sve dok se čitanje ne završi i pročitani podatak prebací iz memorije u procesor ili kontroler sa direktnim pristupom memoriji. Aktivna vrednost signala **rdMEM** startuje čitanje iz memorije MEM operacione jedinice. Vreme neophodno da se čitanje završi i da podatak postane raspoloživ na izlaznim linijama podatak  $DOUT_{7..0}$  memorije MEM određeno je sadržajem mikroprekidača  $TIME_{7..0}$ . Zbog toga se pri aktivnoj vrednosti signala **rdMEM** inkrementira brojac vremena pristupa  $MEMACC_{7..0}$ . Kada se inkrementiranjem sadržaj brojača  $MEMACC_{7..0}$  izjednači


sa sadržajem mikroprekidača  $\text{TIME}_{7\ldots 0}$ , signal **fcMEM** na izlazima komparatora CMP postaje aktivovan. Pri aktivnoj vrednosti signala **fcMEM** koja daje aktivnu vrednost signala **FCBUS** magistrale **BUS**, procesor ili kontroler sa direktnim pristupom memoriji prihvata pročitani podatak i ukida aktivnu vrednost signala **RDBUS** magistrale što dovodi do ukidanja aktivne vrednosti signala **rdMEM**. Pored toga, pri aktivnoj vrednosti signala **fcMEM** u brojač  $\text{MEMACC}_{7\ldots 0}$  se upisuju sve nule, pa signal **fcMEM** na izlazu komparatora postaje neaktivovan. Slična je situacija i prilikom realizaciju upisa u memoriju, pri čemu se sada javlja aktivna vrednost signala **wrMEM** kao rezultat toga što je procesor ili kontroler sa direktnim pristupom memoriji postavio na aktivnu vrednost upravljački signal upisa **WRBUS** magistrale čime započinje upis u memoriju.

step<sub>0</sub>    if ( $\text{MEMACC}_{7\ldots 0}$  eql  $\text{TIME}_{7\ldots 0}$ ) then **fcMEM**

### 5.2.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 63. Upravljačka jedinica se sastoji od mikroprekidača  $\text{TIME}_{7\ldots 0}$ , brojača  $\text{MEMACC}_{7\ldots 0}$ , komparatora CMP i logičkih elemenata koji na osnovu signala čitanja **rdMEM** i signala upis **wrMEM** memorije generišu signal **fcMEM** operacione jedinice **oper**.

Mikroprekidač  $\text{TIME}_{7\ldots 0}$  se prilikom konfiguracije sistema ručno postavljaju na vrednost koja pomnožena sa periodom signala takta definiše vreme pristupa memorije. Brojač  $\text{MEMACC}_{7\ldots 0}$  se koristi kao brojač vremena pristupa memorije. Njegov sadržaj je normalno sve nule. Međutim, prilikom startovanja memorije radi čitanja ili upisa, kada se generiše aktivna vrednost signala **rdMEM** ili **wrMEM**, njegov sadržaj se inkrementira i to onoliko puta koliki je sadržaj mikroprekidača  $\text{TIME}_{7\ldots 0}$ . Komparator CMP upoređuje sadržaje mikroprekidača  $\text{TIME}_{7\ldots 0}$  i brojača  $\text{MEMACC}_{7\ldots 0}$  i na izlazu EQL daje neaktivnu vrednost signala **fcMEM** dok se ovi sadržaji razlikuju i aktivnu vrednost signala **fcMEM** kada ovi sadržaji postanu jednaki. Aktivna vrednost signala **fcMEM**, koja daje aktivnu vrednost signala **FCBUS** magistrale, je indikacija procesoru ili kontroleru sa direktnom pristupom memoriji da je završeno čitanje iz memorije ili upis u memoriju. Pored toga, aktivna vrednost signala **fcPER** se koristi u upravljačkoj jedinici da se sadržaj brojača  $\text{MEMACC}_{7\ldots 0}$  vrati na početno stanje sve nule.



Slika 63 Struktura upravljačke jedinice

Signali **rdMEM** i **wrMEM** imaju aktivne vrednosti trajanja onoliko perioda signala takta koliko je vreme pristupa memorije određeno sadržajem mikroprekidača  $\text{TIME}_{7\ldots 0}$ . To je posledica usvojenog načina generisanja signala **rdCPU** i **wrCPU** procesora **CPU** i signala **rdMKTR** i **wrMKTR** kontrolera sa direktnim pristupom memoriji na osnovu kojih se formiraju signali **RDBUS** i **WRBUS** magistrale **BUS** i signali **rdMEM** i **wrMEM** memorije, i signala **fcMEM** memorije, na osnovu koga se generišu signali **FCBUS** magistrale **BUS** i **fcCPU** procesora **CPU** i **fcMKTR** kontrolera sa direktnim pristupom memoriji.

Kod čitanja iz memorije procesor na  $i$ -ti signal takta ulazi u stanje  $\text{step}_i$  koje se koristi da se generiše aktivna vrednost signala **rdCPU** koja daje aktivne vrednosti signala **RDBUS** i **rdMEM**. U memoriji zbog aktivne vrednosti signala **rdMEM** počinje inkrementiranje brojača vremena pristupa memorije  $\text{MEMACC}_{7\ldots 0}$ . Signal **fcMEM** na izlazu EQL komparatora CMP je neaktivan sve vreme dok sadržaj brojača  $\text{MEMACC}_{7\ldots 0}$  inkrementiranjem ne postane jednak sadržaju mikroprekidača  $\text{TIME}_{7\ldots 0}$  što daje neaktivne vrednosti signala **FCBUS** i **fcCPU**. Kako je u procesoru aktivna vrednost signala **fcCPU** uslov za prelazak iz stanja  $\text{step}_i$  u stanje  $\text{step}_{i+1}$ , to procesor ostaju u ovom stanju  $j$  perioda signala takta koliko je neophodno da sadržaj brojača  $\text{MEMACC}_{7\ldots 0}$  inkrementiranjem dostigne sadržaj mikroprekidača  $\text{TIME}_{7\ldots 0}$  i da se na  $(i+j)$ -ti signal takta pojavi aktivna vrednost signala **fcMEM** i time formiraju aktivne vrednosti signala **FCBUS** i **fcCPU**. To omogućuje procesoru da na prvi sledeći signal takta prelazi iz koraka  $\text{step}_i$  na korak  $\text{step}_{i+1}$ . Prelaskom kontrolera na korak  $\text{step}_{i+1}$  signal **rdCPU** postaje neaktivan, čime postaju neaktivni i signali **RDBUS**, **rdMEM**, **fcMEM**, **FCBUS** i **fcCPU**. Na isti način se razmenjuju i signali **wrCPU**, **WRBUS**, **wrMEM**, **fcMEM**, **FCBUS** i **fcCPU** kod upisa u memoriju. Ovo važi i za signale **rdMKTR**, **RDBUS**, **rdMEM**, **fcMEM**, **FCBUS** i **fcMKTR** kada kontroler sa direktnim pristupom memoriji čita iz memorije i signale **wrMKTR**, **WRBUS**, **wrMEM**, **fcMEM**, **FCBUS** i **fcMKTR** kada kontroler sa direktnim pristupom memoriji upisuje u memoriju.

Upravljački signal **fcMEM** koji se koristi u operacionoj jedinice **oper** se generiše na sledeći način:


- **fcMEM** =  $\text{MEMACC}_{7\ldots 0} \text{ eql } \text{TIME}_{7\ldots 0}$

# 6 ULAZNO/IZLAZNI UREĐAJI

Ulagno/izlazni uređaji **U/I** se sastoje iz periferije **PER** i kontrolera periferije **KP**. Postoje kontroleri periferija bez i sa direktnim pristupom memoriji. U ovoj glavi se daje organizacija periferije, kontrolera bez direktnog pristupa memoriji i kontrolera sa direktnim pristupom memoriji.

## 6.1 PERIFERIJA

Periferija **PER** (slika 64) se sastoji iz operacione jedinice **oper** i upravljačke jedinice **uprav**.



Slika 64 Organizacija periferije **PER**

Operaciona jedinica **oper** je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova. Upravljačka jedinica **uprav** je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala na osnovu algoritma generisanja upravljačkih signala operacione jedinice i vrednosti signala logičkih uslova.


Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.

### 6.1.1 Operaciona jedinica

Operaciona jedinica **oper** sadrži brojač **ENTRY<sub>4..0</sub>** i memoriju **PER** (slika 65).

Brojač **ENTRY<sub>4..0</sub>** je 5-to razredni brojač čiji se sadržaj koristi za adresiranje memorijskih lokacija memorije **PER** prilikom upisa u periferiju ili čitanja iz periferije. U zavisnosti od vrednosti signala na ulazima **CL** i **INC** brojača, u brojač se mogu upisati sve nule, sadržaj brojača se može inkrementirati i sadržaj brojača može ostati nepromenjen. Ova tri režima rada brojača se realizuju generisanjem aktivne i neaktivne vrednosti na ulazima **CL** i **INC** onda kada treba upisati sve nule, neaktivne i aktivne vrednosti na ulazima **CL** i **INC** onda kada sadržaj brojača treba inkrementirati i neaktivnih vrednosti na ulazima **CL** i **INC** onda kada sadržaj brojača treba da ostane nepromenjen. Pri aktivnoj vrednosti signala **stopPER** kontrolera **KP** na ulazima **CL** i **INC** će biti akativna i neaktivna vrednost bez obzira na vrednost signala **fcPER**, pa se tada u brojač upisuju sve nule. Ovo se koristi da se pri zaustavljanju periferije **PER** od strane kontrolera sadržaj brojač **ENTRY<sub>4..0</sub>** dovede na početno

stanje sve nule. Pri neaktivnoj vrednosti signala **stopPER** na ulazu CL će biti neaktivna vrednost, dok će na ulazu INC biti neaktivna ili aktivna vrednost u zavisnosti od toga da li je vrednost signala **fcPER** neaktivna ili aktivna. Ovo se koristi da se prilikom svakog upisa u memoriju PER periferije ili čitanja iz memoriju PER periferije generisanjem aktivne vrednosti signala **fcPER** sadržaj brojača inkrementira da bi ukazivao na sledeću memorijsku lokaciju memorije PER u koju treba upisati sledeći podatak ili iz koje treba pričitati sledeći podatak. U svim ostalim situacijama pored signal **stopPER** i signal **fcPER** je neaktivan, pa sadržaj brojača ostaje nepromenjen.



Slika 65 Operaciona jedinica *oper*

Memorija PER služe za simulaciju periferije kapaciteta  $2^5$  8-mo bitnih reči. Sadržaj POUT<sub>7..0</sub> sa izlaznih linija podataka kontrolera periferije *KP* se vodi na ulazne linije podataka DIN<sub>7..0</sub> memorije PER. Ovaj sadržaj se upisuje u memorijsku lokaciju adresiranu sadržajem registra ENTRY<sub>4..0</sub> jedino ukoliko signal **wrPER** kontrolera *KP* ima aktivnu vrednost. Sadržaj memorijske lokacije adresirane sadržajem brojača ENTRY<sub>4..0</sub> se pojavljuje na izlaznim linijama podataka DOUT<sub>7..0</sub> memorije PER jedino ukoliko signal **rdPER** kontrolera *KP* ima aktivnu vrednost. Ovaj sadržaj se vodi na ulazne linije podataka PIN<sub>7..0</sub> kontrolera periferije *KP*.

## 6.1.2 Upravljačka jedinica

U ovom odeljku se daju dijagram tokova operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav*.


### 6.1.2.1 Dijagram tokova operacija

Dijagram tokova operacija je predstavljen operacionim i uslovnim blokovima (slika 66). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U dijagramu tokova operacija vrši se provera da li je od kontrolera stigao zahtev za operaciju upisa ili čitanja. Ako nije stigao nijedan od ovih zahteva, u periferiji nema ni čitanja ni upisa. Ako je stigao neko od zahteva prelazi se na realizaciju čitanja ili upisa.

Ako je stigao zahtev za operaciju čitanja, ulazi se u petlju u kojoj se čita podatak iz periferije i vrši provera da li je programskim putem, upisivanjem neaktivne vrednosti u bit start upravljačkog registra kontrolera, obustavljeni čitanje i da li je proteklo vreme pristupa periferiji. Ako je čitanje obustavljeni, izlazi se iz petlje i vraća na proveru da li je od

kontrolera stigao novi zahtev za operaciju upisa ili čitanja. Ako je proteklo vreme pristupa periferije, uzima se da je čitanje realizovano, pa se izlazi iz petlje i prelazi na pozicioniranje na sledeću lokaciju periferije, slanje indikacije kontroleru da je čitanje završeno i vraćanje na proveru da li je od kontrolera stigao novi zahtev za operaciju upisa ili čitanja.




Slika 66 Dijagram toka operacija

Ako je stigao zahtev za operaciju upisa, ulazi se u petlju u kojoj se upisuje podatak u periferije i vrši provera da li je programskim putem, upisivanjem neaktivne vrednosti u bit start upravljačkog registra kontrolera, obustavljen upis i da li je proteklo vreme pristupa periferiji. Ako je upis obustavljen, izlazi se iz petlje i vraća na proveru da li je od kontrolera stigao novi zahtev za operaciju upisa ili čitanja. Ako je proteklo vreme pristupa periferije, uzima se da je upis realizovan, pa se izlazi iz petlje i prelazi na pozicioniranje na sledeću lokaciju periferije, slanje indikacije kontroleru da je upis završen i vraćanje na proveru da li je od kontrolera stigao novi zahtev za operaciju upisa ili čitanja.

### 6.1.2.2 Algoritam generisanja upravljačkih signalata

Algoritam generisanja upravljačkih signalata je formiran na osnovu dijagrama toka operacija (slika 66) i dat u obliku dijagrama toka upravljačkih signalata (slika 67) i sekvene upravljačkih signalata (tabela 25).



Slika 67 Dijagram toka upravljačkih signalata

Dijagram toka upravljačkih signalata je predstavljen operacionim i uslovnim blokovima (slika 67). U operacionom bloku se nalazi upravljački signal i uslov pod kojima se on generiše. U uslovnim blokovima se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima se koristi iskaz za signal. Izkaz za signal je oblika

*if uslov then signal.*

Ovaj iskaz sadrži uslov i upravljački signal kontrolera periferije *KP* i operacione jedinice *oper* i određuje pod kojim uslovima signal treba da bude generisan.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala (slika 67) i sekvencu upravljačkih signala (tabela 25) i to u okviru sekvence upravljačkih signala.

Tabela 25 Sekvenca upravljačkih signala


! U koraku  $step_0$  se ostaje sve vreme. U ovom koraku se generiše aktivna vrednost signala **fcPER** kontrolera *KP* i operacione jedinice *oper* trajanja jedna perioda signala takta po isteku vremena pristupa periferije i to samo kada je u periferiji startovano čitanje ili upis. U ovom koraku se ne generiše aktivna vrednost signala **fcPER** sve dok su oba signala **rdPER** i **wrPER** kontrolera neaktivni. Signal **rdPER** postaje aktivan kada kontroler uđe u stanje u kome treba da realizuje čitanje iz periferije i ostaje aktivan sve dok se čitanje ne završi i pročitani podatak prebac iz periferije u kontroler. Aktivna vrednost ovog signala startuje čitanje iz memorije PER operacione jedinice. Vreme neophodno da se čitanje završi i da podatak postane raspoloživ na izlaznim linijama podatak  $DOUT_{7...0}$  memorije PER određeno je sadržajem mikroprekidača  $TIME_{4...0}$ . Zbog toga se pri aktivnoj vrednosti signala **rdPER** inkrementira brojač vremena pristupa  $PERACC_{4...0}$ . Kada se inkrementiranjem sadržaj brojača  $PERACC_{4...0}$  izjednači sa sadržajem mikroprekidača  $TIME_{4...0}$ , signal **fcPER** na izlazima komparatora **CMP** operacione jedinice postaje aktivran. Pri aktivnoj vrednosti signala **fcPER** kontroler prihvata pročitani podatak i ukida aktivnu vrednost signala **rdPER**. Pored toga, pri aktivnoj vrednosti signala **fcPER** u brojač  $PERACC_{4...0}$  se upisuju sve nule, pa signal **fcPER** na izlazu komparatora postaje neaktivran. Slična je situacija i prilikom realizaciju upisa u periferiju, pri čemu se sada generiše aktivna vrednost signala **wrPER** i njome u memoriji PER operacione jedinice startuje upis.

$step_0 \quad if(PERACC_{7...0} eq1 TIME_{7...0}) then \text{fcPER}$

#### 6.1.2.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 68. Upravljačka jedinica se sastoji od mikroprekidača  $TIME_{7...0}$ , brojača  $PERACC_{7...0}$ , komparatora **CMP** i logičkih elemenata koji na osnovu signala čitanja **rdPER** i signala upis **wrPER** kontrolera *KP* generišu signal **fcPER** kontrolera *KP* i operacione jedinice *oper*.

Mikroprekidač  $TIME_{7...0}$  se prilikom konfiguracije sistema ručno postavljaju na vrednost koja pomnožena sa periodom signala takta definiše vreme pristupa periferije. Brojač  $PERACC_{7...0}$  se koristi kao brojač vremena pristupa periferije. Njegov sadržaj je normalno sve nule. Međutim, prilikom startovanja periferije radi čitanja ili upisa, kada se generiše aktivna vrednost signala **rdPER** ili **wrPER**, njegov sadržaj se inkrementira i to onoliko puta koliki je sadržaj mikroprekidača  $TIME_{7...0}$ . Komparator **CMP** upoređuje sadržaje mikroprekidača  $TIME_{7...0}$  i brojača  $PERACC_{7...0}$  i na izlazu EQL daje neaktivnu vrednost signala **fcPER** dok se ovi sadržaji razlikuju i aktivnu vrednost signala **fcPER** kada ovi sadržaji postanu jednaki. Aktivna vrednost signala **fcPER** je indikacija kontroleru *KP* da je završeno čitanje iz periferije ili upis u periferiju. Pored toga, aktivna vrednost signala **fcPER** se koristi u upravljačkoj jedinici da se sadržaj brojača  $PERACC_{7...0}$  vrati na početno stanje sve nule i u operacionoj jedinici da se sadržaj brojača  $ENTRY_{4...0}$  inkrementira. Prilikom zaustavljanja kontrolera programskim putem, iz kontrolera stiže u periferiju aktivna vrednost signala **stopPER** koja se koristi da se u brojač  $PERACC_{7...0}$  upišu sve nule.



Slika 68 Struktura upravljačke jedinice *uprav*

Signali **rdPER** i **wrPER** imaju aktivne vrednosti trajanja onoliko perioda signala takta koliko je vreme pristupa periferije određeno sadržajem mikroprekidača  $TIME_{7\dots0}$ . To je posledica usvojenog načina generisanja signala **rdPER** i **wrPER** kontrolera i signala **fcPER** periferije. Kod čitanja iz periferije kontroler na  $i$ -ti signal takta ulazi u stanje  $step_i$  koje se koristi da se generiše aktivna vrednost signala **rdPER**. U periferiji zbog aktivne vrednosti signala **rdPER** počinje inkrementiranje brojača vremena pristupa periferije  $PERACC_{7\dots0}$ . Signal **fcPER** na izlazu EQL komparatora CMP je neaktivan sve vreme dok sadržaj brojača  $PERACC_{7\dots0}$  inkrementiranjem ne postane jednak sadržaju mikroprekidača  $TIME_{7\dots0}$ . Kako je u kontroleru aktivna vrednost signala **fcPER** uslov za prelazak iz stanja  $step_i$  u stanje  $step_{i+1}$ , to kontroler ostaju u ovom stanju  $j$  perioda signala takta koliko je neophodno da sadržaj brojača  $PERACC_{7\dots0}$  inkrementiranjem dostigne sadržaj mikroprekidača  $TIME_{7\dots0}$  i da se na  $(i+j)$ -ti signal takta pojavi aktivna vrednost signala **fcPER**. To omogućuje kontroleru da na prvi sledeći signal takta prelazi iz koraka  $step_i$  na korak  $step_{i+1}$ . Prelaskom kontrolera na korak  $step_{i+1}$  signal **rdPER** postaje neaktivan. Na isti način se razmenjuju i signali **wrPER** i **fcPER** kod upisa u periferiju.

Upravljački signal **fcPER** koji se koristi u kontroleru *KP* i operacionoj jedinici *oper* se generiše na sledeći način:

- $fcPER = PERACC_{7\dots0} \text{ eql } TIME_{7\dots0}$


## 6.2 KONROLER PERIFERIJE BEZ DIREKTNOG PRISTUPA MEMORIJI

Kontroler periferije *KP* (slika 69) se sastoji iz operacione jedinice *oper* i upravljačke jedinice *uprav*.

Operaciona jedinica *oper* je kompozicija kombinacionih i sekvensijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova.

Upravljačka jedinica *uprav* se sastoji iz dva dela i to upravljačke jedinice magistrale *uprav\_bus* i upravljačke jedinice periferije *uprav\_per*. Upravljačka jedinica magistrale *uprav\_bus* generiše upravljačke signale neophodne da kontroler periferije *KP* kao sluga realizacije cikluse na magistrali **BUS** kojima se prenose podaci između procesora **CPU** i kontrolera periferije *KP*. Upravljačka jedinica periferije *uprav\_per* generiše upravljačke

signale neophodne za prenos podataka između periferije *PER* i kontrolera periferije *KP*. Upravljačke jedinice *uprav\_bus* i *uprav\_per* rade istovremeno i omogućuju paralelan rad kontrolera periferije *KP* kao sluge sa magistralom **BUS** i kontrolera periferije *KP* sa periferijom *PER*. Svaka od upravljačkih jedinica *uprav\_bus* i *uprav\_per* je kompozicija kombinacionih i sekvensijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala prema algoritmu generisanja upravljačkih signala operacione jedinice *oper* i signala logičkih uslova.



Slika 69 Organizacija kontrolera periferije *KP*

Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.

### 6.2.1 Operaciona jedinica

Operaciona jedinica (slika 69) se sastoji od sledećih blokova:

- blok *registri* i
- blok *interfejs*.

Blok *registri* (slike 70) služi za čuvanje podataka, upravljačkih i statusnih informacija. Blok *interfejs* (slike 71) služi za realizaciju ciklusa na magistrali u kojima je kontroler sluga i za realizaciju prekida.

Struktura i opis blokova operacione jedinice *oper* se daju u daljem tekstu.

### 6.2.1.1 Blok registri

Blok *registri* (slika 70) sadrži registre DR<sub>7...0</sub> i DRAUX<sub>7...0</sub> sa multiplekserima MP1 i MP2, registar CR<sub>2...0</sub> i SR<sub>0</sub> i flip-flopove WRDR i RDDR.

Registri DR<sub>7...0</sub> i DRAUX<sub>7...0</sub> su 8-mo razredni registar podatka i pomoći registar podatka, respektivno (slika 70). Ovi registri zajedno sa multiplekserima MP1 i MP2 služe za prenos podataka između periferije *PER* i memorije *MEM*.

Pri prenosu podataka iz periferije u memoriju podatak koji dolazi iz periferije po linijama PIN<sub>7...0</sub> se, najpre, propušta kroz multiplekser MP2 i upisuje u pomoći registar podatka DRAUX<sub>7...0</sub>. Potom se podatak iz registra DRAUX<sub>7...0</sub> propušta kroz multiplekser MP1 i upisuje u registar podatka DR<sub>7...0</sub>. Na kraju se podatak iz registra DR<sub>7...0</sub> preko bafera sa tri stanja propušta na linije podataka DBUS<sub>7...0</sub> magistrale **BUS** i upisuje u memoriju. Ovakvim načinom prenosa podataka je omogućeno da se istovremeno prenosi tekući podatak iz registra DR<sub>7...0</sub> u memoriju i sledeći podatak iz periferije u registar DRAUX<sub>7...0</sub>. Pri tome se sledeći podatak prenosi iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub>, tek pošto je tekući podatak prenet iz registra DR<sub>7...0</sub> u memoriju.


Pri prenosu podataka iz memorije u periferiju podatak koji dolazi iz memorije po linijama podataka DBUS<sub>7...0</sub> magistrale se, najpre, propušta kroz multiplekser MP1 i upisuje u registar podatka DR<sub>7...0</sub>. Potom se podatak iz registra DR<sub>7...0</sub> propušta kroz multiplekser MP2 i upisuje u pomoći registar podatka DRAUX<sub>7...0</sub>. Na kraju se podatak iz registra DRAUX<sub>7...0</sub> po linijama POUT<sub>7...0</sub> šalje i upisuje u periferiju. Ovakvim načinom prenosa podataka je omogućeno da se istovremeno prenosi tekući podatak iz registra DRAUX<sub>7...0</sub> u periferiju i sledeći podatak iz memorije u registar DR<sub>7...0</sub>. Pri tome se sledeći podatak prenosi iz registra DR<sub>7...0</sub> u registar DRAUX<sub>7...0</sub>, tek pošto je tekući podatak prenet iz registra DRAUX<sub>7...0</sub> u periferiju.

Registar DR<sub>7...0</sub> je 8-mo razredni registar u koji se generisanjem aktivne vrednosti jednog od signala **DRin** i **IdDR** upisuje sadržaj sa izlaza multipleksera MP1. Pri aktivnoj vrednosti signala **DRin** i neaktivnoj vrednosti signala **IdDR** sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale se propušta kroz multiplekser MP1 i upisuje u registar DR<sub>7...0</sub>. Pri aktivnoj vrednosti signala **IdDR** sadržaj sa izlaza registra DRAUX<sub>7...0</sub> se propušta kroz multiplekser MP1 i upisuje u registar DR<sub>7...0</sub>. Sadržaj registra DR<sub>7...0</sub> se pri aktivnoj vrednosti signala **DRout** propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale. Pored toga sadržaj registra DR<sub>7...0</sub> se vodi na ulaze multipleksera MP2.

Multiplekser MP1 se sastoji od 8 multipleksera sa dva ulaza. Na ulaze 0 i 1 multipleksera MP1 dovodi se sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale i sadržaj sa izlaza registra DRAUX<sub>7...0</sub>, respektivno. Selektovanje sadržaja se obavlja signalom **IdDR**.

Registar DRAUX<sub>7...0</sub> je 8-mo razredni registar u koji se, generisanjem aktivne vrednosti jednog od signala **DRAUXin** i **IdDRAUX**, upisuje sadržaj sa izlaza multipleksera MP2. Pri aktivnoj vrednosti signala **DRAUXin** i neaktivnoj vrednosti signala **IdDRAUX** sadržaj registra DR<sub>7...0</sub> se propušta kroz multiplekser MP2 i upisuje u registar DRAUX<sub>7...0</sub>. Pri aktivnoj vrednosti signala **IdDRAUX** sadržaj sa ulaznih linija podataka PIN<sub>7...0</sub> periferije se propušta kroz multiplekser MP2 i upisuje u registar DRAUX<sub>7...0</sub>. Sadržaj registra DRAUX<sub>7...0</sub>

se po izlaznim linijama podataka  $\text{POUT}_{7\ldots 0}$  šalje u periferiju. Pored toga sadržaj registra  $\text{DRAUX}_{7\ldots 0}$  se vodi na ulaze multipleksera MP1.



Slika 70 Blok registri

Multiplekser MP2 se sastoji od 8 multipleksera sa dva ulaza. Na ulaze 0 i 1 multipleksera MP2 dovodi se sadržaj sa izlaza registra  $\text{DR}_{7\ldots 0}$  i sadržaj sa ulaznih linija podataka  $\text{PIN}_{7\ldots 0}$  periferije, respektivno. Selektovanje sadržaja se obavlja signalom **IdDRAUX**.


Registrar CR<sub>2...0</sub> je trorazredni upravljački registar koji sadrži bitove start, u/i i prekid, respektivno. U registar CR<sub>2...0</sub> se, generisanjem aktivne vrednosti signala **CRin** upisuje sadržaj sa linija podataka DBUS<sub>2...0</sub> magistrale. Sadržaj regista CR<sub>2...0</sub> proširen nulama do dužine 8 bitova se pri aktivnoj vrednosti signala **CRout** propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale.

Registrar SR<sub>0</sub> je jednorazredni upravljački registar koji sadrži bit spremnost. U registar SR<sub>0</sub> se, generisanjem aktivne vrednosti signala **SRin**, upisuje sadržaj sa linija podataka DBUS<sub>0</sub> magistrale. Sadržaj regista SR<sub>0</sub> proširen nulama do dužine 8 bitova se pri aktivnoj vrednosti signala **SRout** propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale. Pri prenosu podataka iz periferije u memoriju njegova aktivna vrednost je indikacija da je novi podatak prebačen iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub> i da je raspoloživ da se programskim putem prebaci iz regista DR<sub>7...0</sub> u memoriju. S toga se na početku, pri startovanju kontrolera periferije za prenos iz periferije u memoriju, flip-flop regista SR<sub>0</sub> signalom **clSRbus** postavlja na neaktivnu vrednost. Posle toga se, po prenosu podatka iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub>, flip-flop SR<sub>0</sub> signalom **stSR0per** postavlja na aktivnu vrednost, a po prenosu podatka iz regista DR<sub>7...0</sub> u memoriju signalom **clSR0bus** postavlja na neaktivnu vrednost. Pri prenosu podataka iz memorije u periferiju njegova aktivna vrednost je indikacija da je sadržaj regista DR<sub>7...0</sub> prebačen u registar DRAUX<sub>7...0</sub> i da je registar DR<sub>7...0</sub> raspoloživ da se u njega programskim putem prebaci novi podatak iz memorije. S toga se na početku, pri startovanju kontrolera periferije za prenos iz memorije u periferiju, flip-flop SR<sub>0</sub> signalom **stSR0bus** postavlja na aktivnu vrednost. Posle toga se, pri prenosu podatka iz memorije u registar DR<sub>7...0</sub>, flip-flop SR<sub>0</sub> signalom **clSR0bus** postavlja na neaktivnu vrednost, a pri prenosu podatka iz regista DR<sub>7...0</sub> u registar DRAUX<sub>7...0</sub> signalom **stSR0per** postavlja na aktivnu vrednost.

Flip-floovi RDDR i WRDR se koriste za neophodnu sinhronizaciju pri prenosu podataka iz periferije u memoriju i iz memorije u periferiju, respektivno. Flip-flop RDDR se koristi pri prenosu podataka iz periferije u memoriju. Njegova aktivna vrednost je indikacija da novi podatak može da se prenese iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub>, a neaktivna da tekući podatak još uvek nije prenet iz regista DR<sub>7...0</sub> u memoriju i da novi podatak ne može da se prenese iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub>. S toga se na početku pri startovanju kontrolera periferije za prenos iz periferije u memoriju flip-flop RDDR signalom **stRDDRbus** postavlja na aktivnu vrednost. Posle toga se po prenosu podatka iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub> flip-flop RDDR signalom **clRDDRper** postavlja na neaktivnu vrednost, a po prenosu podatka iz regista DR<sub>7...0</sub> u memoriju signalom **stRDDRbus** postavlja na aktivnu vrednost. Flip-flop WRDR se koristi pri prenosu podataka iz memorije u periferiju. Njegova aktivna vrednost je indikacija da se u registar DR<sub>7...0</sub> nalazi podatak i da sadržaj regista DR<sub>7...0</sub> može da se prenese u registar DRAUX<sub>7...0</sub>, a neaktivna da novi podatak još uvek nije prenet iz memorije u registar DR<sub>7...0</sub> i da sadržaj regista DR<sub>7...0</sub> ne može da se prenese u registar DRAUX<sub>7...0</sub>. S toga se na početku po startovanju kontrolera za prenos iz memorije u periferiju flip-flop WRDR signalom **clWRDRbus** postavlja na neaktivna vrednost. Posle toga se pri prenosu podatka iz memorije u registar DR<sub>7...0</sub> flip-flop WRDR signalom **stWRDRbus** postavlja na aktivnu vrednost, a pri prenosu podatka iz regista DR<sub>7...0</sub> u registar DRAUX<sub>7...0</sub> signalom **clWRDRper** postavlja na neaktivnu vrednost.

### 6.2.1.2 Blok interfejs

Blok *interfejs* (slika 71) sadrži kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je kontroler sluga i za generisanje prekida.



Slika 71 Blok interfejs (prvi deo)

Kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je kontroler sluga formiraju signale **rdKTR** i **wrKTR** upravljačke jedinice *uprav\_bus* i **FCBUS** magistrale **BUS** (slika 71). Signali **rdKTR** i **wrKTR** se formiraju na osnovu signala ABUS<sub>15..0</sub> sa adresnih linija magistrale i **RDBUS** i **WRBUS** sa upravljačkih linija magistrale. Signal **FCBUS** se formira na osnovu signala **fcKTR** upravljačke jedinice *uprav\_bus*.

Pri realizaciji ciklusa čitanja na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale i na njih izbacuje adresu i aktivnu vrednost signala čitanja, respektivno, čime se u kontroleru kao slugi startuje čitanje adresiranog registra. Kontroler po završenom čitanju otvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **FCBUS** magistrale i na njih izbacuje sadržaj adresiranog registra i aktivnu vrednost signala završetka operacije čitanja u kontroleru. Procesor prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **FCBUS** magistrale.

Pri realizaciji ciklusa upisa na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale i na njih izbacuje adresu, podatak i aktivnu vrednost signala upisa, respektivno, čime se u kontroleru kao slugi startuje upis u adresirani registar. Kontroler po završenom upisu otvara bafere sa tri stanja za i upravljačku liniju **FCBUS** magistrale i na nju izbacuje aktivnu vrednost signala završetka operacije upisa u kontroleru. Procesor zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Signali **rdKTR** i **wrKTR** imaju vrednosti upravljačkih signala **RDBUS** i **WRBUS** magistrale, respektivno, kada je aktivna vrednost signala **select** i neaktivne vrednosti kada je

neaktivna vrednost signala **select**. Signal **rdKTR** je kao i signal **RDBUS** aktivan za vreme operacije čitanja nekog registra kontrolera, dok je signal **wrKTR** kao i signal **WRBUS** aktivan za vreme operacije upisa u neki od registara kontrolera.

Signal **select** ima aktivnu vrednost ukoliko se na adresnim linijama  $ABUS_{15\ldots 0}$  magistrale nalazi adresa iz opsega adresa dodeljenih registrima kontrolera periferije *KP*. Celokupan opseg adresa od 0000h do FFFFh podeljen je na opseg adresa od 0000h do EFFFh, koje su dodeljene memoriji **MEM**, i opseg adresa od F000h do FFFFh, koje su dodeljene registrima po svim kontrolerima periferija. Opseg adresa koje su dodeljene registrima po kontrolerima periferija je predviđen za adresiranje registara u najviše 64 kontrolera i to najviše 64 registra unutar određenog kontrolera. Pri tome prilikom adresiranja nekog od registara kontrolera sadržaj na adresnim linijama  $ABUS_{15\ldots 0}$  magistrale ima sledeću strukturu: bitovi  $ABUS_{15\ldots 12}$  su sve jedinice, bitovi  $ABUS_{11\ldots 6}$  određuju broj kontrolera i bitovi  $ABUS_{5\ldots 0}$  adresu registra unutar kontrolera. Broj kontrolera periferije za određeni kontroler periferije se postavlja mikroprekidačima na jednu od vrednosti u opsegu 0 do 63. Registrima  $CR_{7\ldots 0}$ ,  $SR_{7\ldots 0}$  i  $DR_{7\ldots 0}$  su unutar opsega adresa datog kontrolera dodeljene adrese 0 do 2, pa bitovi  $ABUS_{5\ldots 2}$  mora da budu nule dok se njihovo pojedinačno adresiranje realizuje bitovima  $ABUS_1$  i  $ABUS_0$ .

Na osnovu usvojene strukture adresa signal **select** ima aktivnu vrednost ukoliko su na adresnim linijama  $ABUS_{15\ldots 12}$  magistrale sve jedinice, na adresnim linijama  $ABUS_{11\ldots 6}$  se nalazi vrednost koja odgovara vrednosti postavljenoj mikroprekidačima i na adresnim linijama  $ABUS_{5\ldots 2}$  sve nule. Signali **selCR**, **selSR** i **selDR** se dobijaju na izlazima 0 do 2 dekodera DC na osnovu vrednosti signala **ABUS<sub>1</sub>**, **ABUS<sub>0</sub>** i **select** sa ulaza 1, 0 i E, respektivno. Pri neaktivnoj vrednosti signala **select** i signali **selCR**, **selSR** i **selDR** su neaktivni. Pri aktivnoj vrednosti signala **select** jedan od signala **selCR**, **selSR** i **selDR** postaje aktivan i to signal određen binarnom vrednošću signala **ABUS<sub>1</sub>** i **ABUS<sub>0</sub>**.

Signal **select** ima neaktivnu vrednost ukoliko se na adresnim linijama  $ABUS_{15\ldots 0}$  magistrale ne nalazi adresa iz opsega adresa dodeljenih registrima kontrolera periferije, pri čemu to može da bude ili adresa memorijске lokacije ili registra iz nekog drugog kontrolera periferije. Tada se formiraju neaktivne vrednosti signala **rdKTR** i **wrKTR** bez obzira na vrednosti signala **RDBUS** i **WRBUS**, respektivno.

Kombinaciona mreža za generisanje upravljačkog signala **FCBUS** magistrale generiše ovaj signal na osnovu signala **fcKTR**. Pri neaktivnoj vrednosti signala **fcKTR** na liniji signala **FCBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala **fcKTR** na liniji signala **FCBUS** aktivna vrednost. Signal **fcKTR** ima neaktivnu ili aktivnu vrednost u zavisnosti od toga da li je u kontroleru operacija čitanja ili upisa u toku ili je završena, respektivno.

Kada kontroler treba u procesoru da izazove prekid, generiše se aktivna vrednost signala **intr**. Signala **intr** ima aktivnu vrednost ukoliko ili signal **intrbus** upravljačke jedinice *uprav\_bus* ili signal **intrper** upravljačke jedinice *uprav\_per* ima aktivnu vrednost.

### 6.2.2 Upravljačka jedinica

Upravljačka jedinica **uprav** se sastoji iz dva dela:

- upravljačke jedinice magistrale *uprav\_bus* i
- upravljačke jedinice periferije *uprav\_per*.

Upravljačke jedinice *uprav\_bus* i *uprav\_per* rade isovremeno i omogućuju paralelan rad kontrolera periferije *KP* kao sluge sa magistralom **BUS** i kontrolera periferije *KP* sa periferijom *PER*.

Upravljačka jedinica *uprav\_bus* omogućuje da processor *CPU* kao gazda realizuje u kontroleru periferije *KP* kao slugi upisivanje sadržaja u registre i čitanje sadržaja iz registara. Upisivanjem u upravljački registar sadržaja koji na poziciji bita start ima vrednost 1 startuje se kontroler za prenos podataka iz periferije u memoriju ili iz memorije u periferiju, dok se upisivanjem sadržaja koji na poziciji bita start ima vrednost 0, zaustavlja kontroler.

Prilikom startovanja kontrolera periferije za prenos podataka iz periferije u memoriju aktivira se upravljačka jedinica *uprav\_per*. Upravljačka jedinica *uprav\_per* prvo startuje periferiju da pročita podatak, a zatim podatak prenosi iz periferije, najpre, u pomoćni registar podatka kontrolera, a potom u registar podatka kontrolera. Podatak se prenosi iz registra podatka kontrolera u memoriju programskim putem sa dve instrukcije. Prvom instrukcijom se, uz aktiviranje upravljačke jedinice *uprav\_bus*, podatak prenosi iz registra podatka kontrolera u procesor. Drugom instrukcijom se podatak prenosi iz procesora u memoriju. Prenos podatka iz registra podatka u memoriju i čitanje novog podatka iz periferije sa prenosom iz registra podatka periferije u pomoćni registar podatka kontrolera su preklopljeni. Upravljačka jedinica *uprav\_per* novi podatak prenosi iz pomoćnog registra podatka u registar podatka tek pošto je upravljačka jedinica *uprav\_bus* prethodni podatak prenela iz registra podatka u procesor. Po prenosu podatka iz pomoćnog registra podatka u registar podatka, bit spremnost statusnog registra se postavlja na aktivnu vrednost i generiše prekid ukoliko je pri startovanju zadat režim rada sa generisanjem prekida. Prenos podataka iz periferije u memoriju traje dok se kontroler periferije ne zaustavi programskim putem.

Prilikom startovanja kontrolera periferije za prenos podataka iz memorije u periferiju aktivira se upravljačka jedinica *uprav\_per*. Podatak se prenosi iz memorije u registar podatka kontrolera programskim putem sa dve instrukcije. Prvom instrukcijom se podatak prenosi iz memorije u procesor. Drugom instrukcijom se, uz aktiviranje upravljačke jedinice *uprav\_bus*, podatak prenosi iz procesora u registar podatka kontrolera. Posle toga upravljačka jedinica *uprav\_per* podatak prenosi iz registra podatka kontrolera u pomoćni registar podatka kontrolera i startuje upis podatka u periferiju. Upis podatka iz pomoćnog registra podatka u periferiju i prenos novog podatka iz memorije u registar podatka kontrolera su preklopljeni. Upravljačka jedinica *uprav\_per* novi podatak prenosi iz registra podatka kontrolera u pomoćni registar podatka kontrolera tek pošto prethodni podatak iz pomoćnog registra podatka kontrolera upiše u periferiju. Po prenosu podatka iz registra podatka u pomoćni registar podatka, bit spremnost statusnog registra se postavlja na aktivnu vrednost i generiše prekid ukoliko je pri startovanju zadat režim rada sa generisanjem prekida. Prenos podataka iz memorije u periferiju traje dok se kontroler periferije ne zaustavi programskim putem.

Struktura i opis upravljačkih jedinica *uprav\_bus* i *uprav\_per* se daju u daljem tekstu.

### 6.2.2.1 Upravljačka jedinica magistrale


U ovom odeljku se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav\_bus*.

#### 6.2.2.1.1 Dijagram toka operacija

Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 72). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U dijagrama toka operacija stalno se vrši provera da li je procesor startovao u kontroleru ciklus čitanja ili ciklus upisa, pri čemu se procesor ponaša kao gazda, a kontroler kao sluga. Ako nije startovan ni ciklus čitanja ni ciklus upisa nema izvršavanja mikrooperacija. Ako je

startovan jedan od ova dva ciklusa izvršavaju se mikrooperacije saglasno ciklusu koji je startovan.



Slika 72 Dijagram tokova operacija

Ako je startovan ciklus čitanja, procesoru se kao gazdi šalje sadržaj adresiranog registra kontrolera i indikacija da je kontroler kao sluga završio čitanje. Pored toga, u slučaju kada se čita sadržaj registra podatka, postavljaju se i dve indikacije. Prva je interna indikacija da je sadržaj registra podatka prenet u memoriju i da je on raspoloživ da se u njega prenese novi


podatak iz pomoćnog registra podatka. Druga je bit spremnost statusnog registra koji se postavlja na neaktivnu vrednost kao indikacija da je registar podatka prenet u memoriju i da ne treba da se čita dok se u njega ne prenese novi podatak iz pomoćnog registra podatka.

Ako je startovan ciklus upisa, u adresirani registar kontrolera se upisuje sadržaj koji procesor kao gazda šalje i gazdi šalje indikaciju da je kontroler kao sluga završio upis. U slučaju kada se sadržaj upisuje u registar podatka, postavljaju se i dve indikacije. Prva je interna indikacija da je u registar podatka upisan novi podatak i da je on raspoloživ da se iz njega prenese novi podatak u pomoći registar podatka. Druga je bit spremnost statusnog registra koji se postavlja na neaktivnu vrednost kao indikacija da je u registar podatka upisan podatak i da ne treba da se vrši upis novog podatka dok se podatak iz njega ne prenese u pomoći registar podatka.

U slučaju kada se sadržaj upisuje u upravljački registar, mikrooperacije koje se izvršavaju zavise od toga da li se kontroler periferije zaustavlja ili startuje. Ukoliko se vrši zaustavljanje, zaustavlja se i periferija. Ukoliko se vrši startovanje, mikrooperacije koje se izvršavaju zavise od toga da li se kontroler periferije startuje za prenos iz periferije u memoriju ili za prenos iz memorije u periferiju. Ukoliko se vrši startovanje za prenos iz periferije u memoriju postavljaju se i dve indikacije. Prva je interna indikacija da je registar podatka raspoloživ da se u njega prenese podatak iz pomoćnog registra podatka. Druga je bit spremnost statusnog registra koji se postavlja na neaktivnu vrednost kao indikacija da ne treba da se čita dok se u njega ne prenese podatak iz pomoćnog registra podatka. Ukoliko se vrši startovanje za prenos iz memorije u periferiju postavljaju se i dve indikacije. Prva je interna indikacija da u registar podatka nije upisan novi podatak iz memorije i da on nije raspoloživ da se iz njega prenese novi podatak u pomoći registar podatka. Druga je bit spremnost statusnog registra koji se postavlja na aktivnu vrednost kao indikacija da u registar podatka može da se prenese podatak iz memorije. Pored toga, ukoliko se zadaje rad sa generisanjem prekida, generiše se i prekid.

#### 6.2.2.1.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 72) i dat u obliku dijagrama toka upravljačkih signala (slika 73) i sekvene upravljačkih signala (tabela 26).



Slika 73 Dijagram toka upravljačkih signala

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 73). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova koji određuju grananja u algoritmu.

U sekvenci upravljačkih signala se koriste iskazi za signale (tabela26). Iskazi za signale su oblika

***if uslov then signali***

Ovi iskazi sadrže koji sadrže uslov i spisak upravljačkih signala blokova operacione jedinice ***oper*** i određuje koji signali i pod kojim uslovima treba da budu generisani.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala (slika 73) i sekvencu upravljačkih signala (tabela 26) i to u okviru sekvence upravljačkih signala.

Tabela 26 Sekvenca upravljačkih signala

! U koraku  $step_0$  se ostaje sve vreme. U ovom koraku se ne generiše aktivna vrednost ni jednog od upravljačkih signala sve dok su oba signala ***rdKTR*** i ***wrKTR*** bloka *interfejs* neaktivni. Signal ***rdKTR*** postaje aktivan kada processor ***CPU*** prebaci adresne linije ABUS<sub>15..0</sub> magistrale iz stanja visoke impedanse na vrednost adrese nekog od programske dostupnih registara CR<sub>2..0</sub>, SR<sub>0</sub> ili DR<sub>7..0</sub> bloka *registri* i upravljačku liniju ***RDBUS*** magistrale iz stanja visoke impedanse na aktivnu vrednost, čime započinje ciklus čitanja. Signal ***wrKTR*** postaje aktivan kada processor prebaci adresne linije ABUS<sub>15..0</sub> i linije podataka DBUS<sub>7..0</sub> magistrale iz stanja visoke impedanse na vrednost adrese registra i sadržaja za upis u neki od programske dostupnih registara CR<sub>2..0</sub>, SR<sub>0</sub> ili DR<sub>7..0</sub>, respektivno, i upravljačku liniju ***WRBUS*** magistrale iz stanja visoke impedanse na aktivnu vrednost, čime započinje ciklus upisa. Pri aktivnoj vrednosti jednog od signala ***rdKTR*** i ***wrKTR*** generiše se signal ***fcKTR*** bloka *interfejs*. Signalom ***fcKTR*** se obezbeđuje da upravljačka linija ***FCBUS*** magistrale pređe iz stanja visoke impedanse na aktivnu vrednost. U oba slučaja se, u zavisnosti od toga koji je od registara CR<sub>2..0</sub>, SR<sub>0</sub> ili DR<sub>7..0</sub> adresiran sadržajem na adresnim linijama ABUS<sub>15..0</sub> magistrale, generiše aktivna vrednost jednog od signala ***selCR***, ***selSR*** i ***selDR***, respektivno, bloka *interfejs*. !

! Pri aktivnoj vrednosti signala ***rdKTR***, a u zavisnosti od toga koji od signala ***selCR***, ***selSR*** i ***selDR*** bloka *interfejs* ima aktivnu vrednost, generiše se aktivna vrednost jednog od signala ***CRout***, ***SRout*** i ***DRout*** bloka *registri*, respektivno. Signalima ***CRout***, ***SRout*** i ***DRout*** se obezbeđuje da linije podataka DBUS<sub>7..0</sub> magistrale pređu iz stanja visoke impedanse na vrednost sadržaja jednog od registara CR<sub>2..0</sub>, SR<sub>0</sub> ili DR<sub>7..0</sub>, respektivno. Kada signal ***rdKTR*** postane neaktivan i signali ***fcKTR***, ***CRout***, ***SRout*** i ***DRout*** postanu neaktivni, pa upravljačka linija ***Fcbus*** magistrale i linije podataka DBUS<sub>7..0</sub> magistrale se vraćaju u stanje visoke impedanse. !

! Pri aktivnim vrednostima signala ***rdKTR*** i ***selDR***, što znači da se programskim putem čita sadržaj registra DR<sub>7..0</sub> kao deo postupka prenošenja u memoriju, generiše se signali ***cISR0bus*** i ***stRDDRbus*** bloka *registri*. Signalom ***cISR0bus*** se razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> postavlja na neaktivnu vrednost, što je indikacija da registar DR<sub>7..0</sub> nije raspoloživ da se čita programskim putem dok se u njega ne prenese novi podatak iz registra DRAUX<sub>7..0</sub>. Signalom ***stRDDRbus*** se flip-flop RDDR postavlja na aktivnu vrednost, što je indikacija da je registar DR<sub>7..0</sub> raspoloživ da se u njega prenese novi podatak iz registra DRAUX<sub>7..0</sub> bloka *registri*. !

! Pri aktivnoj vrednosti signala ***wrKTR***, a u zavisnosti od toga koji od signala ***selCR***, ***selSR*** i ***selDR*** ima aktivnu vrednost, generiše se aktivna vrednost jednog od signala ***CRin***, ***SRin*** i ***DRin*** bloka *registri*, respektivno. Signalima ***CRin***, ***SRin*** i ***DRin*** se obezbeđuje da se sadržaj sa linija podataka DBUS<sub>7..0</sub> magistrale upiše u jedan od registara CR<sub>2..0</sub>, SR<sub>0</sub> ili DR<sub>7..0</sub>, respektivno. Kada signal

**wrKTR** postane neaktivan i signali **fcKTR**, **CRin**, **SRin** i **DRin** postanu neaktivni, pa se upravljačka linija **FCBUS** magistrale vraća u stanje visoke impedanse. !

! Pri aktivnim vrednostima signala **wrKTR** i **selDR**, što znači da se programskim putem upisuje sadržaj u registar DR<sub>7...0</sub> kao deo postupka prenošenja iz memorije, generišu se signali **clSR0bus** i **stWRDRbus** bloka *registri*. Signalom **clSR0bus** razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> se postavlja na neaktivnu vrednost, što je indikacija da registar DR<sub>7...0</sub> nije raspoloživ da se u njega programskim putem upiše novi podatak iz memorije dok se prethodni podatak iz njega ne prenese u registar DRAUX<sub>7...0</sub>. Signalom **stWRDRbus** flip-flop WRDR se postavlja na aktivnu vrednost, što je indikacija da je registar DR<sub>7...0</sub> raspoloživ da se iz njega prenese novi podatak u registar DRAUX<sub>7...0</sub>. !

! Pri aktivnim vrednostima signala **wrKTR**, **selCR**, **DBUS<sub>2</sub>** i **DBUS<sub>0</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>2...0</sub> radi startovanja kontrolera za prenos iz periferije u memoriju, generišu se signali **clSR0bus** i **stRDDRbus** bloka *registri*. Signalom **clSR0bus** razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> se postavlja na neaktivnu vrednost, što je indikacija da registar DR<sub>7...0</sub> nije raspoloživ da se čita programskim putem dok se u njega ne prenese novi podatak iz registra DRAUX<sub>7...0</sub>. Signalom **stRDDRbus** se flip-flop RDDR postavlja na aktivnu vrednost, što je indikacija da je registar DR<sub>7...0</sub> raspoloživ da se u njega prenese novi podatak iz registra DRAUX<sub>7...0</sub> bloka *registri*. !

! Pri aktivnim vrednostima signala **wrKTR**, **selCR** i **DBUS<sub>2</sub>** i neaktivnoj vrednosti signala **DBUS<sub>0</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>2...0</sub> radi startovanja kontrolera za prenos iz memorije u periferiju, generišu se signali **stSR0bus** i **clWRDRbus** bloka *registri*. Signalom **stSR0bus** razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> se postavlja na aktivnu vrednost, što je indikacija da je registar DR<sub>7...0</sub> raspoloživ da se u njega programskim putem upiše podatak iz memorije. Signalom **clWRDRbus** se flip-flop WRDR postavlja na neaktivnu vrednost, što je indikacija da je registar DR<sub>7...0</sub> nije raspoloživ da se iz njega prenese novi podatak u registra DRAUX<sub>7...0</sub>. !

! Pri aktivnim vrednostima signala **wrKTR**, **selCR**, **DBUS<sub>2</sub>** i **DBUS<sub>1</sub>** i neaktivnoj vrednosti signala **DBUS<sub>0</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>2...0</sub> radi startovanja kontrolera za prenos iz memorije u periferiju sa generisanjem prekida, generiše se signal prekida **intrbus** bloka *interfejs*. Signal prekida **intrbus** upravljačke jedinice *uprav\_bus* sa signalom prekida **intrper** upravljačke jedinice *uprav\_per* formira u bloku *interfejs* signal prekida **intr** procesora **CPU**, što je indikacija da je registar DR<sub>7...0</sub> raspoloživ da se u njega programskim putem skokom na prekidnu rutinu upiše podatak iz memorije. !

! Pri aktivnim vrednostima signala **wrKTR** i **selCR** i neaktivnoj vrednosti signala **DBUS<sub>2</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>2...0</sub> radi zaustavljanja kontrolera, generiše se signal zaustavljanja **stopPER** periferije **PER**. Signalom **stopPER** se u periferiji PER zaustavlja prenos koji je u toku. !

```
step0 if (rdKTR + wrKTR) then fcKTR,
      if (rdKTR·selCR) then CRout,
      if (rdKTR·selSR) then SROUT,
      if (rdKTR·selDR) then (DRout, clSR0bus, stRDDRbus),
      if (wrKTR·selCR) then CRin,
      if (wrKTR·selSR) then SRin,
      if (wrKTR·selDR) then (DRin, clSR0bus, stWRDRbus),
      if (wrKTR·selCR·DBUS2·DBUS0) then (clSR0bus, stRDDRbus),
      if (wrKTR·selCR·DBUS2·DBUS1·DBUS0) then (stSR0bus, clWRDRbus),
      if (wrKTR·selCR·DBUS2·DBUS1·DBUS0) then intrbus,
      if (wrKTR·selCR·DBUS2) then stopPER
```

### 6.2.2.1.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 74. Upravljačka jedinica se sastoji od logičkih elemenata koji na osnovu signala čitanja **rdKTR** i signala upisa **wrKTR** bloka *interfejs* i signala logičkih uslova generišu sledeće signale:

- signal **fcKTR** bloka *interfejs* završetka ili čitanja nekog od registara kontrolera CR<sub>2...0</sub>, SR<sub>0</sub> ili DR<sub>7...0</sub> bloka *registri* ili upisa u neki od ovih registara kontrolera,
- signale **CRout**, **SRout** i **DRout** bloka *registri* čitanja registara kontrolera CR<sub>2...0</sub>, SR<sub>0</sub> ili DR<sub>7...0</sub>,
- signale **CRin**, **SRin** i **DRin** bloka *registri* upisa u registre kontrolera CR<sub>2...0</sub>, SR<sub>0</sub> ili DR<sub>7...0</sub>,
- signale **clSR0bus** i **stSR0bus** bloka *registri* postavljanja na neaktivnu i aktivnu vrednost, respektivno, bita spremnosti SR<sub>0</sub> statusnog registra SR<sub>0</sub> kontrolera,
- signal **stRDDRbus** bloka *registri* postavljanja na aktivnu vrednost flip-flopa RDDR i signale **stWRDR** i **clWRDR** bloka *registri* postavljanja na aktivnu i neaktivnu vrednost, respektivno, flip-flopa WRDR,
- signal prekida **intrbus** bloka *interfejs* i
- signal zaustavljanja periferije **stopPER** bloka *interfejs*.

Signali **rdKTR** i **wrKTR** imaju aktivne vrednosti trajanja jedna perioda signala takta. To je posledica usvojenog načina generisanja signala **rdCPU** i **wrCPU** procesora **CPU**, na osnovu kojih se formiraju signali **RDBUS** i **WRBUS** magistrale **BUS** i **rdKTR** i **wrKTR** kontrolera **KP**, i signala **fcKTR**, na osnovu koga se generišu signali **FCBUS** magistrale **BUS** i **fcCPU** procesora **CPU**. Kod čitanja procesor na *i*-ti signal takta ulazi u stanje step<sub>*i*</sub> koje koristi da signal **rdCPU** postavi na aktivnu vrednost, što redom daje i aktivne vrednosti signala **RDBUS**, **rdKTR fcKTR**, **FCBUS** i **fcCPU**. Kako je u procesoru aktivna vrednost signala **fcCPU** uslov za prelazak iz stanja step<sub>*i*</sub> u stanje step<sub>*i+1*</sub> i kako ta vrednost dolazi u koraku step<sub>*i*</sub>, to procesor na (*i*+1)-vi signal takta prelazi na korak step<sub>*i+1*</sub>. Zbog toga se u koraku step<sub>*i*</sub> ostaje samo jedna perioda signala takta, što ima za posledicu da signali **rdCPU**, **RDBUS**, **rdKTR**, **fcKTR**, **FCBUS** i **fcCPU** imaju aktivnu vrednost trajanja jedna perioda signala takta. Iz istih razloga su kod upisa signali **wrCPU**, **WRBUS**, **wrKTR**, **fcKTR**, **FCBUS** i **fcCPU** trajanja jedna perioda signala takta. S obzirom na to da su signali **rdCPU** i **wrCPU** trajanja jedna perioda signala takta i da svi signali koje generiše upravljačke jedinica *uprav\_bus* uključuju jedan od signala **rdKTR** i **wrKTR**, to i svi preostali signali imaju aktivne vrednosti trajanja jedna perioda signala takta.


Upravljačka jedinica *uprav\_bus* sadrži kombinacione mreže koje pomoću signala **rdKTR** i **wrKTR**, koji dolaze sa bloka *interfejs*, signala logičkih uslova **selCR**, **selSR**, **selDR**, **DBUS<sub>2</sub>**, **DBUS<sub>1</sub>** i **DBUS<sub>0</sub>**, koji dolaze iz bloka *interfejs* i magistrale **BUS**, i saglasno algoritmu generisanja upravljačkih signala (tabela 26) generiše upravljačke signale blokova operacione jedinice.

Upravljački signali blokova operacione jedinice **oper** se daju posebno za blok *registri* i blok *interfejs*.

Upravljački signali bloka *registri* se generišu na sledeći način:

- **CRout** = **rdKTR**·**selCR**
- **SRout** = **rdKTR**·**selSR**
- **DRout** = **rdKTR**·**selDR**
- **clSR0bus** = **rdKTR**·**selDR**

- $stRDDRbus = rdKTR \cdot selDR$
- $CRin = wrKTR \cdot selCR$
- $SRin = wrKTR \cdot selSR$
- $DRin = wrKTR \cdot selDR$
- $clSR0bus = wrKTR \cdot selDR$
- $stWRDRbus = wrKTR \cdot selDR$
- $clSR0bus = wrKTR \cdot selCR \cdot DBUS_2 \cdot DBUS_0$
- $stRDDRbus = wrKTR \cdot selCR \cdot DBUS_2 \cdot DBUS_0$
- $stSR0bus = wrKTR \cdot selCR \cdot DBUS_2 \cdot \overline{DBUS}_0$
- $clWRDRbus = wrKTR \cdot selCR \cdot DBUS_2 \cdot \overline{DBUS}_0$



Slika 74 Struktura upravljačke jedinice *uprav\_bus*

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz bloka *interfejs* operacione jedinice *oper* i magistrale *BUS* i to:

- **rdKTR** — bloka *interfejs*.
- **wrKTR** — bloka *interfejs*
- **selCR** — bloka *interfejs*
- **selSR** — bloka *interfejs*
- **selDR** — bloka *interfejs*
- **DBUS<sub>2</sub>** — magistrale *BUS* i
- **DBUS<sub>0</sub>** — magistrale *BUS*.

Upravljački signali bloka *interfejs* se generišu na sledeći način:

- $\text{intrbus} = \text{wrKTR} \cdot \text{selCR} \cdot \overline{\text{DBUS}_2} \cdot \overline{\text{DBUS}_1} \cdot \overline{\text{DBUS}_0}$
- $\text{stopPER} = \text{wrKTR} \cdot \text{selCR} \cdot \overline{\text{DBUS}_2}$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz bloka *interfejs* operacione jedinice *oper* i magistrale *BUS* i to:

- **wrKTR** — bloka *interfejs*
- **selCR** — bloka *interfejs*
- **DBUS<sub>2</sub>** — magistrale *BUS*
- **DBUS<sub>1</sub>** — magistrale *BUS* i
- **DBUS<sub>0</sub>** — magistrale *BUS*.

### 6.2.2.2 Upravljačka jedinica periferije

U ovom poglavlju se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice.

#### 6.2.2.2.1 Dijagram toka operacija


Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 75). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U početnom koraku vrši se provera da li je kontroler startovan ili ne. Ako kontroler nije startovan ostaje se u početnom koraku i čeka startovanje kontrolera. Ako je kontroler startovan vrši se provera da li je zadat prenos iz periferije u memoriju ili iz memorije u periferiju i prelazi na odgovarajući korak.

Ako je zadat prenos iz periferije u memoriju prelazi se na prenošenje podatka iz periferije u kontroler. Najpre se u petlji drži zahtev periferiji da pročita podatak i vrši provera da li je kontroler zaustavljen programskim putem upisivanjem neaktivne vrednosti u razred start upravljačkog registra i da li je periferija završila čitanje podatka. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz periferije u kontroler, vraća se u početni korak i čeka da se ponovo programskim putem upisivanjem aktivne vrednosti u razred start upravljačkog registra startuje kontroler. Ukoliko se utvrdi da je periferija pročitala podatak izlazi se iz petlje i podatak prenosi iz periferije u pomoćni registar podatka kontrolera.

Potom se u petlji vrši provera da li je kontroler zaustavljen programskim putem i da li je registar podatka raspoloživ da se u njega prenese novi podatak iz pomoćnog registra podatka. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz periferije u kontroler, vraća se u početni korak i čeka da se ponovo programskim putem startuje kontroler. Ukoliko se utvrdi da je registar podatka raspoloživ, izlazi se iz petlje i podatak prenosi iz pomoćnog registra podatka u registar podatka. Istovremeno se postavlja indikacija da registar podatka nije raspoloživ da se u njega prenese novi podatak iz pomoćnog registra podatka sve dok se programskim putem podatak ne prenese iz registra podatka u memoriju. Pored toga bit spremnost statusnog registra kontrolera se postavlja na aktivnu vrednost, čime se postavlja indikacija da je kontroler spreman za prenos podatka iz registra podatka u memoriju, i generiše prekid, ukoliko je pri startovanju zadat režim sa generisanjem prekida. Na kraju se vraća na korak u kome se postavlja zahtev periferiji da pročita sledeći podatak. Opisane aktivnosti se ponavljaju sve dok se kontroler ne zaustavi programskim putem.

Ako je u zadat prenos iz memorije u periferiju prelazi se na prenošenje podatka iz kontrolera u periferiju. Najpre se u petlji vrši provera da li je kontroler zaustavljen programskim putem i da li je registar podatka raspoloživ da se iz njega prenese novi podatak u pomoći registar podatka. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz kontrolera u periferiju, vraća se u početni korak i čeka da se ponovo programskim putem, startuje kontroler. Ukoliko se utvrdi da je registar podatka raspoloživ izlazi se iz petlje i podatak prenosi iz registra podatka u pomoći registar podatka. Istovremeno se postavlja indikacija da registar podatka nije raspoloživ da se iz njega prenosi podatak u pomoći registar podatka sve dok se programskim putem podatak ne prenese iz memorije u registar podatka. Pored toga na aktivnu vrednost se postavlja bit spremnost statusnog registra kontrolera, čime se postavlja indikacija da je kontroler spreman za prenos podatka iz memorije u registar podatka, i generiše prekid, ukoliko je pri startovanju zadat režim sa generisanjem prekida.




Slika 75 Dijagram toka operacija

Zatim se vrši provera da li je kontroler zaustavljen programskim putem. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz kontrolera u periferiju, vraća se u početni korak i čeka da se ponovo programskim putem startuje kontroler. Ukoliko se utvrdi da kontroler nije zaustavljen u petlji se periferiji drži zahtev da upiše sledeći podatak i vrše provere da li je kontroler zaustavljen programskon putem i da li je periferija završila upis padatka. Ukoliko se utvrdi da je kontroler periferije zaustavljen, prekida se prenošenje podataka iz kontrolera u periferiju, vraća se u početni korak i čeka da se ponovo programskim putem startuje kontroler. Ukoliko se utvrdi da je periferija završila upis podatka iz pomoćnog registra podatka kontrolera, izlazi se iz ove petlje i vraća u petlju u kojoj se vrši provera da li je kontroler zaustavljen programskim putem i da li je registar podatka kontrolera raspoloživ da

se iz njega prenese novi podatak u pomoći registar podatka kontrolera. Opisane sktivnosti se ponavljaju sve dok se kontroler ne zaustavi programskim putem.

#### 6.2.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 75) i dat u obliku dijagrama toka upravljačkih signala (slika 76) i sekvene upravljačkih signala po koracima (tabela 27).



Slika 76 Dijagram toka upravljačkih signala

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 76). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima je za svaki korak data simbolička oznaka samog koraka i iskazi za signale i skokove. Iskazi za signale se pojavljuju ukoliko u datom koraku treba da se generiše neki od upravljačkih signala operacione jedinice. Iskazi za signale sadrže spisak upravljačkih signala operacione jedinice koji se generišu bezuslovno i uslovno, a za signale koji se generišu uslovno i signale logičkih uslova pod kojima se signali generišu. Iskazi za skokove se pojavljuju ukoliko u treba odstupiti od sekvensijalnog generisanja upravljačkih signala operacione jedinice. Iskazi za skokove sadrže uslov i korak i određuje na koji korak i pod kojim uslovima treba preći. Notacija koja se koristi je identična kao i notacija za algoritam generisanja upravljačkih signala za upravljačku jedinicu procesora **CPU** (poglavlje \$\$\$).

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

Tabela 27 Sekvenca upravljačkih signala

! U koraku se  $step_0$  se ostaje i ne generiše se aktivna vrednost ni jednog od upravljačkih signala sve dok je signal **CR<sub>2</sub>** bloka *registri* neaktivovan. Signal **CR<sub>2</sub>** postaje aktivovan tek kada se programskim

putem startuje kontroler periferije. Tom prilikom se u upravljački registar CR<sub>2...0</sub> bloka *registri* upisuje sadržaj koji na poziciji razreda CR<sub>2</sub> ima aktivnu vrednost. Na poziciji razreda CR<sub>0</sub> je aktivna ili neaktivna vrednost i zavisnosti od toga da li je zadat prenos iz periferije u memoriju ili iz memorije u periferiju, respektivno. Na poziciji razreda CR<sub>1</sub> je aktivna ili neaktivna vrednost i zavisnosti od toga da li je zadat režim rada sa generisanjem ili bez generisanja prekida, respektivno. Pri aktivnim vrednostima signala **CR<sub>2</sub>** i **CR<sub>0</sub>** se prelazi na korak step<sub>1</sub> koji odgovara prenosu iz periferije u memoriju. Pri aktivnoj i neaktivnoj vrednosti signala **CR<sub>2</sub>** i **CR<sub>0</sub>**, respektivno, se prelazi na korak step<sub>3</sub>, koji odgovara prenosu iz memorije u periferiju. !

step<sub>0</sub>    *br (if (CR<sub>2</sub>·CR<sub>0</sub>) then step<sub>1</sub>),*  
*br (if (CR<sub>2</sub>·CR<sub>2</sub>) then step<sub>3</sub>);*

! U korak step<sub>1</sub> se dolazi iz koraka step<sub>0</sub> ili koraka step<sub>2</sub>. U ovom koraku se generiše signal **rdPER** koji predstavlja zahtev periferiji da pročita sledeći podatak. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, što znači da je programskim putem upisivanjem neaktivne vrednosti u razred CR<sub>2</sub> upravljačkog registra CR zaustavljen rad kontrolera, prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>1</sub> ili se prelazi u korak step<sub>2</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signala **fcPER** periferije *PER*, respektivno. Neaktivna vrednost signala **fcPER** je indikacija da čitanje podatka u periferiji još uvek traje, a aktivna vrednost da je podatak pročitan i da se nalazi na linijama PIN<sub>7...0</sub> periferije. Pri aktivnim vrednostima signala **CR<sub>2</sub>** i **fcPER** se generiše signal **IdDRAUX**. Ovim signalom se sadržaj iz periferije, koji u kontroler dolazi po linijama PIN<sub>7...0</sub>, propušta kroz multiplekser MP2 bloka *registri* i upisuje u pomoćni registar podatka DRAUX<sub>7...0</sub> bloka *registri*. !

step<sub>1</sub>    **rdPER, if (CR<sub>2</sub>·fcPER) then IdDRAUX,**  
*br (if CR<sub>2</sub> then step<sub>0</sub>),*  
*br (if (CR<sub>2</sub>·fcPER) then step<sub>2</sub>);*

! U korak step<sub>2</sub> se dolazi iz koraka step<sub>1</sub>. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>** prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>2</sub> ili se prelazi u korak step<sub>1</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signal **RDDR** bloka *registri*, respektivno. Neaktivna vrednost signala **RDDR** je indikacija da registar podatka DR<sub>7...0</sub> nije raspoloživ, jer prethodni podatak još uvek nije programskim putem prenet iz registra DR<sub>7...0</sub> u memoriju. Aktivna vrednost signala **RDDR** je indikacija da je registar podatka DR<sub>7...0</sub> raspoloživ, pa se generišu signali **IdDR**, **clRDDRper** i **stSR0per**. Signalom **IdDR** se sadržaj registra DRAUX<sub>15...0</sub> bloka *registri* propušta kroz multiplekser MP1 bloka *registri* i upisuje u registar podatka DR<sub>7...0</sub>. Signalom **clRDDRper** se u flip-flop **RDDR** upisuje neaktivna vrednost. Ova vrednost je indikacija da registar DR<sub>7...0</sub> nije raspoloživ da se u njega prenese novi podatak iz registra DRAUX<sub>7...0</sub> sve dok se programskim putem prethodni podatak ne prenese iz registra DR<sub>7...0</sub> u memoriju. Signalom **stSR0per** se upisuje aktivna vrednost u razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> bloka *registri*. Ovaj razred odgovara bitu spremnost i njegova aktivna vrednost pri prenosu iz periferije u memoriju služi kao indikacija procesoru da može programskim putem da prenese podatak iz registra DR<sub>7...0</sub> u memoriju. Ukoliko je pri aktivnim vrednostima signala **CR<sub>2</sub>** i **RDDR** i signal **CR<sub>1</sub>** aktivan, generiše se signal **intrper** bloka *interfejs*. Ovim signalom se pri prenosu iz periferije u memoriju generiše signal prekida **intr**, da bi procesor skočio na odgovarajuću prekidnu rutinu i u okvиру nje programskim putem preneo podatak iz registra DR<sub>7...0</sub> u memoriju. !

step<sub>2</sub>    *if (CR<sub>2</sub>·RDDR) then (IdDR, stSR0per, clRDDRper),*  
*if (CR<sub>2</sub>·CR<sub>1</sub>·RDDR) then intrper,*  
*br (if CR<sub>2</sub> then step<sub>0</sub>),*  
*br (if (CR<sub>2</sub>·RDDR) then step<sub>1</sub>);*

! U korak step<sub>3</sub> se dolazi iz koraka step<sub>0</sub> ili koraka step<sub>4</sub>. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>** prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>3</sub> ili se prelazi u korak step<sub>4</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signal **WRDR** bloka *registri*, respektivno. Neaktivna vrednost signala **WRDR** je indikacija da registar podatka DR<sub>7...0</sub> bloka *registri* nije raspoloživ, jer novi podatak još uvek nije programskim putem prenet iz memorije u registar DR<sub>7...0</sub>. Aktivna vrednost signala **WRDR** je indikacija da je registar DR<sub>7...0</sub> raspoloživ jer je

podatak programskim putem prenet iz memorije u registar podatka  $DR_{7\ldots 0}$ . Po upisu podatka u registar  $DR_{7\ldots 0}$  upravljačka jedinica *uprav\_bus* signalom **stWRDRbus** postavlja flip-flop WRDR na aktivnu vrednost. Pri aktivnoj vrednosti signala WRDR generišu se signali **DRAUXin**, **clWRDRper** i **stSR0per**. Neaktivnom vrednošću signal **IdDRAUX** se sadržaj registra  $DR_{7\ldots 0}$  propušta kroz multiplekser MP2 bloka *registri*, a aktivnom vrednošću signala **DRAUXin** se upisuje u pomoći registar podatka  $DRAUX_{7\ldots 0}$  bloka *registri*. Signalom **clWRDRper** se u flip-flop WRDR upisuje neaktivna vrednost. Ova vrednost je indikacija da registar  $DR_{7\ldots 0}$  nije raspoloživ i da njegov sadržaj ne može da se prenese u registar  $DRAUX_{7\ldots 0}$  sve dok se programskim putem novi podatak ne prenese iz memorije u registar  $DR_{7\ldots 0}$ . Signalom **stSR0per** se upisuje aktivna vrednost u razred  $SR_0$  statusnog registra  $SR_0$  bloka *registri*. Ovaj razred odgovara bitu spremnost i njegova aktivna vrednost pri prenosu iz memorije u periferiju služi kao indikacija procesoru da može programskim putem da prenese podatak iz memorije u registar  $DR_{7\ldots 0}$ . Ukoliko je pri aktivnim vrednostima signala **CR<sub>2</sub>** i **WRDR** i signal **CR<sub>1</sub>** aktivan, generiše se signal **intrper** bloka *interfejs*. Ovim signalom se pri prenosu iz memorije u periferiju generiše signal prekida **intr**, da bi procesor skočio na odgovarajuću prekidnu rutinu i u okvuru nje programskim putem preneo podatak iz memorije u registar  $DR_{7\ldots 0}$  !

```
step3   if (CR2·WRDR) then (DRAUXin, clWRDRper, stSR0per),
          if (CR2·CR1·WRDR) then intrper,
          br (if CR2 then step0),
          br (if (CR2·WRDR) then step4);
```

! U korak step<sub>4</sub> se dolazi iz koraka step<sub>3</sub>. U ovom koraku se generiše signal **wrPER** koji predstavlja zahtev periferiji da upiše podatak iz registra  $DRAUX_{7\ldots 0}$  koji je prisutan na linijama  $POUT_{7\ldots 0}$ . Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>** prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>4</sub> ili se prelazi u korak step<sub>3</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signal **fcPER** periferije *PER*, respektivno. Neaktivna vrednost signala **fcPER** je indikacija da je upis podatka iz registra  $DRAUX_{7\ldots 0}$  u periferiju u toku, a aktivna vrednost da je podatak upisan. !

```
step4   wrPER,
          br (if CR2 then step0),
          br (if (CR2·fcPER) then step3);
```


### 6.2.2.3 Struktura upravljačke jedinice

Upravljačka jedinica (slika 77) se sastoji od sledećih blokova:

- blok *generisanje nove vrednosti brojača koraka*,
- blok *brojač koraka*,
- blok *dekoder koraka* i
- blok *generisanje upravljačkih signala*.

Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.

Blok *generisanje nove vrednosti brojača koraka* služi za generisanje vrednosti koju treba upisati u brojač CNT. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog generisanja upravljačkih signala. Analizom algoritma generisanja upravljačkih signala operacione jedinice (poglavlje 6.2.2.2) se utvrđuje da su 0, 1 i 3 vrednosti koje treba upisati u brojač CNT da bi se realizovala odstupanja od sekvencijalnog generisanja upravljačkih signala. Te vrednosti se formiraju na ulazima 2, 1 i 0 brojača CNT pomoću signala **val<sub>0</sub>**, **val<sub>1</sub>** i **val<sub>3</sub>** pri čemu signal **val<sub>0</sub>** ima vrednost 1 samo onda kada treba upisati 0, signal **val<sub>1</sub>** ima vrednost 1 samo onda kada treba upisati 1 i signal **val<sub>3</sub>** ima vrednost 1 samo onda kada treba upisati 3. Time se obezbeđuje da na ulazima 2, 1 i 0 brojača CNT budu vrednosti 0, 0 i 0 onda kada signal **val<sub>0</sub>** ima vrednost 1, vrednosti 0, 0 i 1 onda kada signal **val<sub>1</sub>** ima vrednost 1 i vrednosti 0, 1, i 1 onda kada signal **val<sub>3</sub>** ima vrednost 1.



Slika 77 Struktura upravljačke jedinice *uprav\_per*

Blok *brojac koraka* sadrži brojač CNT. Brojač CNT svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač CNT može da radi u sledećim režimima:

- režim inkrementiranja,
- režim skoka i
- režim mirovanja.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT za jedan. Ovim režimom se obezbeđuje sekvencijalno generisanje upravljačkih signala iz algoritma generisanja upravljačkih signala (poglavlje 6.2.2.2.2). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **incCNT**. Signal **incCNT** je uvek neaktivan sem kada treba obezbediti režim inkrementiranja.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT. Ovim režimom se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz algoritma generisanja upravljačkih signala (poglavlje 6.2.2.2.2). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **IdCNT**. Signal **IdCNT** je uvek neaktivan sem kada treba obezbediti režim skoka.

U režimu mirovanja pri pojavi signala takta ne menja se vrednost brojača CNT. Ovaj režim rada se obezbeđuje neaktivnim vrednostima signala **incCNT** i **IdCNT**. Ovi signali su neaktivni kada se u koraku

- step<sub>0</sub> pri aktivnoj vrednosti signala  $T_0$  čeka da kontroler bude startovan upisivanjem aktivne vrednosti u razred  $CR_2$  upravljačkog registra kontrolera,

- step<sub>1</sub> pri aktivnoj vrednosti signala T<sub>1</sub> čeka da čitanje u periferiji bude završeno i signal fcPER postane aktivan,
- step<sub>2</sub> pri aktivnoj vrednosti signala T<sub>2</sub> čeka da registar podatka DR<sub>7...0</sub> bude raspoloživ za prebacivanje podatka iz pomoćnog registra podatka DRAUX<sub>7...0</sub> i signal RDDR postane aktivan,
- step<sub>3</sub> pri aktivnoj vrednosti signala T<sub>3</sub> čeka da pomoći registar podatka DRAUX<sub>7...0</sub> bude raspoloživ za prebacivanje podatka iz registra podatka DR<sub>7...0</sub> i signal WRDR postane aktivan i
- step<sub>4</sub> pri aktivnoj vrednosti signala T<sub>4</sub> čeka da upis u periferiju bude završen i signal fcPER postane aktivan.

Blok *dekorator koraka* sadrži dekorator DC. Na ulaze dekorera DC vode se izlazi brojač CNT. Dekodovana stanja brojača CNT pojavljuju se kao signali T<sub>0</sub> do T<sub>7</sub> na izlazima dekorera DC. Svakom koraku iz algoritma generisanja upravljačkih signala (poglavlje 6.2.2.2) dodeljen je jedan od ovih signala i to koraku step<sub>0</sub> signal T<sub>0</sub>, koraku step<sub>1</sub> signal T<sub>1</sub>, itd.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoći signala T<sub>0</sub> do T<sub>7</sub> koji dolaze sa bloka *dekorator koraka* upravljačke jedinice, signala logičkih uslova koji dolaze iz blokova operacione jedinice i saglasno algoritmu generisanja upravljačkih signala (poglavlje 6.2.2.2) generišu upravljačke signale. Upravljački signali se generišu na identičan način kao i upravljački signali procesora **CPU** (poglavlje 6.2.2.2).

Blok *generisanje upravljačkih signala* generiše tri grupe upravljačkih signala i to:

- upravljačke signale periferije PER,
- upravljačke signale blokova operacione jedinice *oper* i
- upravljačke signale upravljačke jedinice *uprav\_per*.

Upravljački signali periferije PER se generišu na sledeći način:

- **rdPER = CR<sub>2</sub> · T<sub>1</sub>**
- **wrPER = CR<sub>2</sub> · T<sub>4</sub>**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice i to:

- **CR<sub>2</sub>** — blok *registri*.

Upravljački signali blokova operacione jedinice *oper* se daju posebno za blok *registri* i blok *interfejs*.

Upravljački signali bloka *registri* se generišu na sledeći način:

- **stSR0per = CR<sub>2</sub> · RDDR · T<sub>2</sub> + CR<sub>2</sub> · WRDR · T<sub>3</sub>**
- **clRDDRper = CR<sub>2</sub> · RDDR · T<sub>2</sub>**
- **clWRDRper = CR<sub>2</sub> · WRDR · T<sub>3</sub>**
- **ldDR = CR<sub>2</sub> · RDDR · T<sub>2</sub>**
- **DRAUXin = CR<sub>2</sub> · WRDR · T<sub>3</sub>**
- **ldDRAUX = CR<sub>2</sub> · fcPER · T<sub>1</sub>**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice i periferije PER i to:

- **CR<sub>2</sub>** — blok *registri*,
- **RDDR** — blok *registri*,
- **WRDR** — blok *registri*,
- **fcPER** — periferije PER.

Upravljački signal bloka *interfejs* se generiše na sledeći način:

- $\text{intrper} = \overline{\text{CR}_2} \cdot \overline{\text{CR}_1} \cdot \overline{\text{RDDR}} \cdot \overline{\text{T}_2} + \overline{\text{CR}_2} \cdot \overline{\text{CR}_1} \cdot \overline{\text{WRDR}} \cdot \overline{\text{T}_3}$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice i periferije *PER* i to:

- **CR<sub>2</sub>** — blok *registri*,
- **CR<sub>1</sub>** — blok *registri*,
- **RDDR** — blok *registri*,
- **WRDR** — blok *registri*.

Upravljački signali upravljačke jedinice *uprav\_per* se generiše na sledeći način:

- **ldCNT** = **val0** + **val1** + **val3**
- **val0** =  $\overline{\text{CR}_2} \cdot (\text{T}_1 + \text{T}_2 + \text{T}_3 + \text{T}_4)$
- **val1** =  $\overline{\text{CR}_2} \cdot \overline{\text{RDDR}} \cdot \text{T}_2$
- **val3** =  $\overline{\text{CR}_2} \cdot \overline{\text{CR}_0} \cdot \text{T}_0 + \overline{\text{CR}_2} \cdot \text{fcPER} \cdot \text{T}_4$
- **incCNT** =  $\overline{\text{CR}_2} \cdot \overline{\text{CR}_0} \cdot \text{T}_0 + \overline{\text{CR}_2} \cdot \text{fcPER} \cdot \text{T}_1 + \overline{\text{CR}_2} \cdot \overline{\text{WRDR}} \cdot \text{T}_3$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz periferije *PER* i pojedinih blokova operacione jedinice *oper* i to:

- **fcPER** — periferija *PER*,
- **CR<sub>0</sub>** — blok *registri*,
- **CR<sub>2</sub>** — blok *registri*,
- **RDDR** — blok *registri* i
- **WRDR** — blok *registri*.

## 6.3 KONTROLER PERIFERIJE SA DIREKTNIM PRISTUPOM MEMORIJI


Kontroler periferije *KP* (slika 78) se sastoji iz:

- operacione jedinice *oper* i
- upravljačke jedinice *uprav*.

Operaciona jedinica *oper* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova.

Upravljačka jedinica *uprav* se sastoji iz tri dela i to upravljačke jedinice magistrale *uprav\_bus*, upravljačke jedinice periferije *uprav\_per* i upravljačke jedinice memorije *uprav\_mem*. Upravljačka jedinica magistrale *uprav\_bus* generiše upravljačke signale neophodne da kontroler periferije *KP* kao sluga realizacije cikluse na magistrali **BUS** kojima se prenose podaci između procesora **CPU** i kontrolera periferije *KP*. Upravljačka jedinica periferije *uprav\_per* generiše upravljačke signale neophodne za prenos podataka između periferije *PER* i kontrolera periferije *KP*. Upravljačka jedinica memorije *uprav\_mem* generiše upravljačke signale neophodne da kontroler periferije *KP* kao gazda realizacije cikluse na magistrali **BUS** kojima se prenose podaci između kontrolera periferije *KP* i memorije **MEM**. Upravljačke jedinice *uprav\_bus*, *uprav\_per* i *uprav\_mem* rade isovremeno i omogućuju paralelan rad kontrolera periferije *KP* kao sluge sa magistralom **BUS**, kontrolera periferije *KP* sa periferijom *PER* i kontrolera periferije *KP* kao gazde sa magistralom **BUS**. Svaka od upravljačkih jedinica *uprav\_bus*, *uprav\_per* i *uprav\_mem* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala prema algoritmu generisanja upravljačkih signala operacione jedinice *oper* i signala logičkih uslova.

Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.



Slika 78 Organizacija kontrolera periferije *KP*

### 6.3.1 Operaciona jedinica

Operaciona jedinica (slika 78) se sastoji od sledećih blokova:


- blok *registri* i
- blok *interfejs*.

Blok *registri* (slike 79 i 80) služi za čuvanje podataka, upravljačkih i statusnih informacija. Blok *interfejs* (slike 81) služi za realizaciju ciklusa na magistrali kada je kontroler sluga, realizaciju prekida, dobijanje dozvole korišćenja magistrale i realizaciju ciklusa na magistrali kada je kontroler gazda.

Struktura i opis blokova operacione jedinice *oper* se daju u daljem tekstu.

### 6.3.1.1 Blok registri

Blok *registri* sadrži registre  $DR_{7\ldots 0}$  i  $DRAUX_{7\ldots 0}$  sa multiplekserima MP1 i MP2, registre  $CR_{3\ldots 0}$  i  $SR_0$ , flip-flopove WRDR i RDDR (slika 80) i registre  $WCR_{15\ldots 0}$  i  $AR_{15\ldots 0}$  (slika 80).



Slika 79 Blok registri (prvi deo)

Registri DR<sub>7...0</sub> i DRAUX<sub>7...0</sub> su 8-mo razredni registar podatka i pomoćni registar podatka, respektivno (slika 79). Ovi registri zajedno sa multiplekslerima MP1 i MP2 služe za prenos podataka između periferije *PER* i memorije **MEM**.

Pri prenosu podataka iz periferije u memoriju podatak koji dolazi iz periferije po linijama PIN<sub>7...0</sub> periferije *PER* se, najpre, propušta kroz multiplekser MP2 i upisuje u pomoćni registar podatka DRAUX<sub>7...0</sub>. Potom se podatak iz registra DRAUX<sub>7...0</sub> propušta kroz multiplekser MP1 i upisuje u registar podatka DR<sub>7...0</sub>. Na kraju se podatak iz registra DR<sub>7...0</sub> preko bafera sa tri stanja propušta na linije podataka DBUS<sub>7...0</sub> magistrale **BUS** i upisuje u memoriju. Ovakvin načinom prenosa podataka je omogućeno da se istovremeno prenosi tekući podatak iz registra DR<sub>7...0</sub> u memoriju i sledeći podatak iz periferije u registar DRAUX<sub>7...0</sub>. Pri tome se sledeći podatak prenosi iz registra DRAUX<sub>7...0</sub> u registar DR<sub>15...0</sub>, tek pošto je tekući podatak prenet iz registra DR<sub>7...0</sub> u memoriju.

Pri prenosu podataka iz memorije u periferiju podatak koji dolazi iz memorije po linijama podataka DBUS<sub>7...0</sub> magistrale **BUS** se, najpre, propušta kroz multiplekser MP1 i upisuje u registar podatka DR<sub>7...0</sub>. Potom se podatak iz registra DR<sub>7...0</sub> propušta kroz multiplekser MP2 i upisuje u pomoćni registar podatka DRAUX<sub>7...0</sub>. Na kraju se podatak iz registra DRAUX<sub>7...0</sub> po linijama POUT<sub>7...0</sub> periferije *PER* šalje i upisuje u periferiju. Ovakvin načinom prenosa podataka je omogućeno da se istovremeno prenosi tekući podatak iz registra DRAUX<sub>7...0</sub> u periferiju i sledeći podatak iz memorije u registar DR<sub>7...0</sub>. Pri tome se sledeći podatak prenosi iz registra DR<sub>7...0</sub> u registar DRAUX<sub>7...0</sub>, tek pošto je tekući podatak prenet iz registra DRAUX<sub>7...0</sub> u periferiju.

Registrar DR<sub>15...0</sub> je 8-mo razredni registar u koji se generisanjem aktivne vrednosti jednog od signala **DRin** i **IdDR** upisuje sadržaj sa izlaza multipleksera MP1. Pri aktivnoj vrednosti signala **DRin** i neaktivnoj vrednosti signala **IdDR** sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale **BUS** se propušta kroz multiplekser MP1 i upisuje u registar DR<sub>7...0</sub>. Pri aktivnoj vrednosti signala **IdDR** sadržaj sa izlaza registra DRAUX<sub>7...0</sub> se propušta kroz multiplekser MP1 i upisuje u registar DR<sub>7...0</sub>. Signal **DRin** je aktivan kada se generišu aktivne vrednosti signala **rdMKTR** i **fcMKTR**. Signal **rdMKTR** je aktivan kada kontroler kao gazda realizuje ciklus čitanja na magistrali, dok je signal **fcMKTR** aktivan kada se na upravljačkoj liniji magistrale **FCBUS** pojavi aktivna vrednost kao indikacija od memorije kao sluge da je pročitani podatak raspoloživ na linijama podataka DBUS<sub>7...0</sub> magistrale. Sadržaj registra DR<sub>7...0</sub> se pri aktivnoj vrednosti signala **eDR** propušta kroz bafera sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale. Pored toga sadržaj registra DR<sub>7...0</sub> se vodi na ulaze multipleksera MP2.

Multiplekser MP1 se sastoji od 16 multipleksera sa dva ulaza. Na ulaze 0 i 1 multipleksera MP1 dovodi se sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale i sadržaj sa izlaza registra DRAUX<sub>7...0</sub>, respektivno. Selektovanje sadržaja se obavlja signalom **IdDR**.

Registrar DRAUX<sub>7...0</sub> je 8-mo razredni registar u koji se, generisanjem aktivne vrednosti jednog od signala **DRAUXin** i **IdDRAUX**, upisuje sadržaj sa izlaza multipleksera MP2. Pri aktivnoj vrednosti signala **DRAUXin** i neaktivnoj vrednosti signala **IdDRAUX** sadržaj registra DR<sub>15...0</sub> se propušta kroz multiplekser MP2 i upisuje u registar DRAUX<sub>7...0</sub>. Pri aktivnoj vrednosti signala **IdDRAUX** sadržaj sa ulaznih linija podataka PIN<sub>7...0</sub> periferije se propušta kroz multiplekser MP2 i upisuje u registar DRAUX<sub>7...0</sub>. Sadržaj registra DRAUX<sub>7...0</sub> se po izlaznim linijama podataka POUT<sub>7...0</sub> šalje u periferiju. Pored toga sadržaj registra DRAUX<sub>7...0</sub> se vodi na ulaze multipleksera MP1.

Multiplekser MP2 se sastoji od 8 multipleksera sa dva ulaza. Na ulaze 0 i 1 multipleksera MP2 dovodi se sadržaj sa izlaza registra  $DR_{7\ldots 0}$  i sadržaj sa ulaznih linija podataka  $PIN_{7\ldots 0}$  periferije, respektivno. Selektovanje sadržaja se obavlja signalom **IdDRAUX**.

Registar  $CR_{3\ldots 0}$  je četvororazredni upravljački register koji sadrži bitove paketski prenos, start, u/i prenos i generisanje prekida, respektivno. U register  $CR_{3\ldots 0}$  se, generisanjem aktivne vrednosti signala **CRin** upisuje sadržaj sa linija podataka  $DBUS_{3\ldots 0}$  magistrale. Sadržaj registra  $CR_{3\ldots 0}$  proširen nulama do dužine 8 bitova se pri aktivnoj vrednosti signala **CRout** propušta kroz bafere sa tri stanja na linije podataka  $DBUS_{7\ldots 0}$  magistrale.

Registar  $SR_0$  je jednorazredni upravljački register koji sadrži bit *prenos završen*. U register  $SR_0$  se, generisanjem aktivne vrednosti signala **SRin**, upisuje sadržaj sa linija podataka  $DBUS_0$  magistrale. Sadržaj registra  $SR_0$  proširen nulama do dužine 8 bitova se pri aktivnoj vrednosti signala **SRout** propušta kroz bafere sa tri stanja na linije podataka  $DBUS_{7\ldots 0}$  magistrale.


Neaktivna i aktivna vrednost razreda  $SR_0$  ukazuju da li je prenos bloka podataka u toku ili je završen, respektivno. Veličina bloka podataka koje još treba preneti se zadaje programskim putem upisivanjem odgovarajućeg sadržaja u register  $WCR_{15\ldots 0}$ . Pri prenosu jedne reči bloka podataka sadržaj registra  $WCR_{15\ldots 0}$  se dekrementira. Sadržaj sve nule registra  $WCR_{15\ldots 0}$ , na šta ukazuje aktivna vrednost signala **done**, je indikacija da je prenos završen.

Ukoliko se pri startovanju kontrolera periferije utvrdi da je signal **done** neaktivan jer je zadata veličina bloka podataka za prenos veća od nule, razred  $SR_0$  se signalom **clSRbus** postavlja na neaktivnu vrednost. Po završetku prenosa bloka podataka, na šta ukazuje aktivna vrednost signala **done**, razred  $SR_0$  se signalom **stSR0per** postavlja na aktivnu vrednost. Ukoliko se pri startovanju kontrolera periferije utvrdi da je signal **done** aktivan jer je zadata veličina bloka podataka za prenos nula, nema prenosa podataka i razred  $SR_0$  se signalom **stSR0bus** postavlja na aktivnu vrednost. Pri čitanju registra  $SR_0$  razred  $SR_0$  se signalom **clSR0bus** postavlja na neaktivnu vrednost.

Flip-floovi RDDR i WRDR se koriste za neophodnu sinhronizaciju pri prenosu podataka iz periferije u memoriju i obrnuto. Flip-flop RDDR se koristi pri prenosu podataka iz periferije u memoriju. Njegova aktivna vrednost je indikacija da novi podatak može da se prenese iz registra  $DRAUX_{7\ldots 0}$  u register  $DR_{7\ldots 0}$ , a neaktivna da tekući podatak još uvek nije prenet iz registra  $DR_{7\ldots 0}$  u memoriju i da novi podatak ne može da se prenese iz registra  $DRAUX_{7\ldots 0}$  u register  $DR_{7\ldots 0}$ . S toga se pri startovanju kontrolera periferije za prenos iz periferije u memoriju flip-flop RDDR signalom **stRDDRbus** postavlja na aktivnu vrednost. Posle toga se po prenosu podatka iz registra  $DRAUX_{7\ldots 0}$  u register  $DR_{7\ldots 0}$  flip-flop RDDR signalom **clRDDRper** postavlja na neaktivnu, a po prenosu podatka iz registra  $DR_{7\ldots 0}$  u memoriju signalom **stRDDRmem** postavlja na aktivnu vrednost. Flip-flop WRDR se koristi pri prenosu podataka iz memorije u periferiju. Njegova aktivna vrednost je indikacija da se u registru  $DR_{7\ldots 0}$  nalazi podatak i da sadržaj registra  $DR_{7\ldots 0}$  može da se prenese u register  $DRAUX_{7\ldots 0}$ , a neaktivna da novi podatak još uvek nije prenet iz memorije u register  $DR_{7\ldots 0}$  i da sadržaj registra  $DR_{7\ldots 0}$  ne može da se prenese u register  $DRAUX_{7\ldots 0}$ . S toga se pri startovanju kontrolera periferije za prenos iz memorije u periferiju flip-flop WRDR signalom **clWRDRbus** postavlja na neaktivna vrednost. Posle toga se po prenosu podatka iz memorije u register  $DR_{7\ldots 0}$  flip-flop WRDR signalom **stWRDRmem** postavlja na aktivnu vrednost, a po prenosu podatka iz registra  $DR_{7\ldots 0}$  u register  $DRAUX_{7\ldots 0}$  signalom **clWRDRper** postavlja na neaktivnu vrednost.

Brojač WCR<sub>15...0</sub> je 16-to razredni brojač u kome se čuva broj reči bloka podataka koje treba preneti (slika 80). Veličina bloka podataka koji treba preneti se u brojač WCR<sub>15...0</sub> upisuje programskim putem u dva ciklusa na magistrali. Signalom **WCRHin** se u 8 starijih razreda brojača WCR<sub>15...8</sub> upisuje sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale, dok se signalom **WCRLin** u 8 mlađih razreda brojača WCR<sub>7...0</sub> upisuje sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale. Sadržaj brojača WCR<sub>15...0</sub> se čita programskim putem u dva ciklusa na magistrali. Signalom **WCRHout** se 8 starijih razreda brojača WCR<sub>15...8</sub> propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale, dok se signalom **WCRLout** 8 mlađih razreda brojača WCR<sub>7...0</sub> propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale.

Pri prenosu svake reči bloka podataka generiše se aktivna vrednost signala **decWCR** čime se sadržaj brojača WCR<sub>15...0</sub> dekrementira. Sadržaj brojača WCR<sub>15...0</sub> različit od nule je indikacija da blok podatak nije još uvek prenet, dok je sadržaj nula indikacija da je kompletan blok podataka prenet. Na osnovu toga da li je sadržaja registra WCR<sub>15...0</sub> različit od nule ili je nula generišu se neaktivna i aktivna vrednost signala **done**.



Slika 80 Blok registri (drugi deo)

Brojač AR<sub>15...0</sub> je 16-to razredni brojač u kome se čuva adresa sledeće reči bloka podataka koja se prenosi. Početna adresa se u brojač AR<sub>15...0</sub> upisuje programskim putem u dva ciklusa na magistrali. Signalom **ARHin** se u 8 starijih razreda brojača AR<sub>15...8</sub> upisuje sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale, dok se signalom **ARLin** u 8 mlađih razreda brojača AR<sub>7...0</sub> upisuje sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale. Sadržaj brojača AR<sub>15...0</sub> se čita programskim putem u dva ciklusa na magistrali. Signalom **ARHout** se 8 starijih razreda brojača AR<sub>15...8</sub> propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale, dok se signalom **ARLout** u 8 mlađih razreda brojača AR<sub>7...0</sub> propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale.

Prilikom prenosa svake reči bloka podataka sadržaj brojača AR<sub>15...0</sub> se najpre aktivnom vrednošću signala **eAR** propušta kroz bafere sa tri stanja na adresna linije ABUS<sub>15...0</sub> magistrale i zatim signalom **incAR** inkrementira.

### 6.3.1.2 Blok interfejs

Blok *interfejs* (slika 81) sadrži kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je kontroler sluga, za realizaciju ciklusa na magistrali u kojima je kontroler gazda, za dobijanje dozvole korišćenja magistrale i za generisanje prekida.


Kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je kontroler sluga formiraju signale **rdSKTR** i **wrSKTR** upravljačke jedinice *uprav\_bus* i **FCBUS** magistrale **BUS** (slika 71). Signali **rdSKTR** i **wrSKTR** se formiraju na osnovu signala ABUS<sub>15..0</sub> sa adresnih linija magistrale i **RDBUS** i **WRBUS** sa upravljačkih linija magistrale. Signal **FCBUS** se formira na osnovu signala **fcSKTR** upravljačke jedinice *uprav\_bus*.

Pri realizaciji ciklusa čitanja na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale i na njih izbacuje adresu i aktivnu vrednost signala čitanja, respektivno, čime se u kontroleru kao slugi startuje čitanje adresiranog registra. Kontroler po završenom čitanju otvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **FCBUS** magistrale i na njih izbacuje sadržaj adresiranog registra i aktivnu vrednost signala završetka operacije čitanja u kontroleru. Procesor prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **FCBUS** magistrale.

Pri realizaciji ciklusa upisa na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale i na njih izbacuje adresu, podatak i aktivnu vrednost signala upisa, respektivno, čime se u kontroleru kao slugi startuje upis u adresirani registar. Kontroler po završenom upisu otvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale i na nju izbacuje aktivnu vrednost signala završetka operacije upisa u kontroleru. Procesor zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Signali **rdKTR** i **wrKTR** imaju vrednosti upravljačkih signala **RDBUS** i **WRBUS** magistrale, respektivno, kada je aktivna vrednost signala **select** i neaktivne vrednosti kada je neaktivna vrednost signala **select**. Signal **rdKTR** je kao i signal **RDBUS** aktivan za vreme

operacije čitanja nekog registra kontrolera, dok je signal **wrKTR** kao i signal **WRBUS** aktivan za vreme operacije upisa u neki od registara kontrolera.



Slika 81 Blok interfejs

Signal **select** ima aktivnu vrednost ukoliko se na adresnim linijama  $ABUS_{15..0}$  magistrale nalazi adresa iz opsega adresa dodeljenih registrima kontrolera periferije **KP**. Celokupan opseg adresa od 0000h do FFFFh podeljen je na opseg adresa od 0000h do EFFFh, koje su dodeljene memoriji **MEM**, i opseg adresa od F000h do FFFFh, koje su dodeljene registrima po svim kontrolerima periferije. Opseg adresa koje su dodeljene registrima po kontrolerima periferija je predviđen za adresiranje registara u najviše 64 kontrolera i to najviše 64 registra unutar određenog kontrolera. Pri tome prilikom adresiranja nekog od registara kontrolera sadržaj na adresnim linijama  $ABUS_{15..0}$  magistrale ima sledeću strukturu: bitovi  $ABUS_{15..12}$  su sve jedinice, bitovi  $ABUS_{11..6}$  određuju broj kontrolera i bitovi  $ABUS_{5..0}$  adresu registra unutar kontrolera. Broj kontrolera periferije za određeni kontroler periferije se postavlja mikroprekidačima na jednu od vrednosti u opsegu 0 do 63. Registrima  $CR_{7..0}$ ,  $SR_{7..0}$ ,  $WCRH_{7..0}$ ,  $WCRL_{7..0}$ ,  $ARH_{7..0}$  i  $ARL_{7..0}$  su unutar opsega adresa datog kontrolera dodeljene adrese 0, 1, 4, 5, 6 i 7, pa bitovi  $ABUS_{5..3}$  mora da budu nule dok se njihovo pojedinačno adresiranje realizuje bitovima  $ABUS_{2..0}$ .

Na osnovu usvojene strukture adresa signal **select** ima aktivnu vrednost ukoliko su na adresnim linijama  $ABUS_{15..12}$  magistrale sve jedinice, na adresnim linijama  $ABUS_{11..6}$  se nalazi vrednost koja odgovara vrednosti postavljenoj mikroprekidačima i na adresnim linijama  $ABUS_{5..3}$  sve nule. Signali **selCR**, **selSR**, **selWCRH**, **selWCRL**, **selARH** i **selARL** se dobijaju na izlazima 0, 1, 4, 5, 6 i 7 dekodera DC na osnovu vrednosti signala  $ABUS_{2..0}$  i **select** sa ulaza 2, 1, 0 i E, respektivno. Pri neaktivnoj vrednosti signala **select** i signali **selCR**,

**selSR**, **selWCRH**, **selWCRL**, **selARH** i **selARL** su neaktivni. Pri aktivnoj vrednosti signala **select** jedan od signala **selCR**, **selSR**, **selWCRH**, **selWCRL**, **selARH** i **selARL** postaje aktivan i to signal određen binarnom vrednošću signala **ABUS<sub>2..0</sub>**.

Signal **select** ima neaktivnu vrednost ukoliko se na adresnim linijama **ABUS<sub>15..0</sub>** magistrale ne nalazi adresa iz opsega adresa dodeljenih registrima kontrolera periferije, pri čemu to može da bude ili adresa memorijске lokacije ili registra iz nekog drugog kontrolera periferije. Tada se formiraju neaktivne vrednosti signala **rdSKTR** i **wrSKTR** bez obzira na vrednosti signala **RDBUS** i **WRBUS**, respektivno.

Kombinaciona mreža za generisanje upravljačkog signala **FCBUS** magistrale generiše ovaj signal na osnovu signala **fcSKTR**. Pri neaktivnoj vrednosti signala **fcSKTR** na liniji signala **FCBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala **fcSKTR** na liniji signala **FCBUS** aktivna vrednost. Signal **fcSKTR** ima neaktivnu ili aktivnu vrednost u zavisnosti od toga da li je u kontroleru operacija čitanja ili upisa u toku ili je završena, respektivno.

Kombinacione i sekvenčne mreže za realizaciju ciklusa na magistrali u kojima je kontroler gazda formiraju signale **RDBUS** i **WRBUS** magistrale **BUS** i **fcMKTR** upravljačke jedinice *uprav\_mem* (slika 71). Signali **RDBUS** i **WRBUS** se formiraju na osnovu signala **rdMKTR** i **wrMKTR** upravljačke jedinice *uprav\_mem*. Signal **fcMKTR** se formira na osnovu signala **FCBUS** magistrale **BUS**.

Pri realizaciji ciklusa čitanja na magistrali kontroler kao gazda najpre procesoru šalje zahtev korišćenja magistrale. Pri realizaciji ciklusa čitanja na magistrali kontroler kao gazda otvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>** i upravljačku liniju **RDBUS** magistrale i na njih izbacuje adresu i aktivnu vrednost signala čitanja, respektivno, čime se u memoriji kao slugi startuje čitanje adresirane lokacije. Memorija po završenom čitanju otvara bafere sa tri stanja za linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **FCBUS** magistrale i na njih izbacuje sadržaj adresirane lokacije i aktivnu vrednost signala završetka operacije čitanja u memoriji. Kontroler prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>** i upravljačku liniju **RDBUS** magistrale, dok memorija zatvara bafere sa tri stanja za linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **FCBUS** magistrale.

Pri realizaciji ciklusa upisa na magistrali kontroler kao gazda najpre procesoru šalje zahtev korišćenja magistrale. Pri realizaciji ciklusa upisa na magistrali kontroler kao gazda otvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>**, linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **WRBUS** magistrale i na njih izbacuje adresu, podatak i aktivnu vrednost signala upisa, respektivno, čime se u memoriji kao slugi startuje upis u adresiranu lokaciju. Memorija po završenom upisu otvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale i na nju izbacuje aktivnu vrednost signala završetka operacije upisa u memoriji. Kontroler zatvara bafere sa tri stanja za adresne linije **ABUS<sub>15..0</sub>**, linije podataka **DBUS<sub>7..0</sub>** i upravljačku liniju **WRBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Kombinacione mreže za generisanje upravljačkih signala **RDBUS** i **WRBUS** magistrale generišu ove signale na osnovu signala **rdMKTR** i **wrMKTR**, respektivno. Pri neaktivnoj vrednosti signala **rdMKTR** na liniji signala **RDBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala **rdMKTR** na liniji signala **RDBUS** aktivna vrednost. Signal

**rdMKTR** ima aktivnu ili neaktivnu vrednost u zavisnosti od toga da li je u memoriji operacija čitanja u toku ili je završena, respektivno. Pri neaktivnoj vrednosti signala **wrMKTR** na liniji signala **WRBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala **wrMKTR** na liniji signala **WRBUS** aktivna vrednost. Signal **wrMKTR** ima aktivnu ili neaktivnu vrednost u zavisnosti od toga da li je u memoriji operacija upisa u toku ili je završena, respektivno.

Signal **fcMKTR** ima vrednost upravljačkog signala **FCBUS** magistrale. Signal **fcMKTR** je kao i signal **FCBUS** aktivan za vreme operacije čitanja neke lokacije memorije ili operacije upisa u neku lokaciju memorije.

Pri realizaciji ciklusa čitanja ili upisa na magistrali kontroler kao gazda najpre procesoru šalje aktivnu vrednost signal zahteva korišćenja magistrale **hreq** i tek po dobijanju aktivne vrednosti signala dozvole korišćenja magistrale **hack** od procesora kreće sa realizacijom ciklusa na magistrali. Ukoliko je zadat pojedinačni režim prenosa, kontroler po završetku prenosa jednog podatka ukida zahtev korišćenja magistrale postavljanjem signala **hreq** na neaktivnu vrednost, a procesor ukida dozvolu korišćenja magistrale postavljanjem signala **hack** na neaktivnu vrednost. Ovakva razmena signala **hreq** i **hack** između kontrolera i procesora se ponavlja pri prenosu svakog podatka bloka podataka. Ukoliko je zadat paketski režim prenosa, kontroler ne ukida aktivnu vrednost signala zahteva korišćenja magistrale **hreq** dok traje prenos celog bloka podataka, pa procesor drži aktivnu vrednost signala dozvole korišćenja magistrale **hack** sve vreme dok traje prenos bloka podataka. Tek po završetku prenosa celog bloka podataka kontroler ukida zahtev korišćenja magistrale postavljanjem signala **hreq** na neaktivnu vrednost, a procesor ukida dozvolu korišćenja magistrale postavljanjem signala **hack** na neaktivnu vrednost. Signal **hreq** koji generiše upravljačka jedinica *uprav\_mem* se prosleđuje procesoru **CPU**, dok se signal **hack** koji generiše procesor **CPU** prosleđuje upravljačkoj jedinici *uprav\_mem*.

Kada kontroler treba u procesoru da izazove prekid, generiše se aktivna vrednost signala **intr**. Signala **intr** ima aktivnu vrednost ukoliko ili signal **intrbus** upravljačke jedinice *uprav\_bus* ili signal **intrmem** upravljačke jedinice *uprav\_mem* ima aktivnu vrednost.

### 6.3.2 Upravljačka jedinica

Upravljačka jedinica **uprav\_jed** se sastoji iz tri dela:

- upravljačke jedinice magistrale *uprav\_bus*,
- upravljačke jedinice periferije *uprav\_per* i
- upravljačke jedinice memorije *uprav\_mem*.

Upravljačke jedinice *uprav\_bus*, *uprav\_per* i *uprav\_mem* rade istovremeno i omogućuju paralelan rad kontrolera periferije *KP* kao sluge sa magistralom **BUS**, kontrolera periferije *KP* sa periferijom *PER* i kontrolera periferije *KP* kao gazde sa magistralom **BUS**.

Upravljačka jedinica *uprav\_bus* omogućuje da procesor **CPU** kao gazda u kontroleru kao slugi realizuje upisivanje sadržaja u registre i čitanje sadržaja iz registara.

Upisivanjem odgovarajućeg sadržaja u upravljački registar startuje se kontroler za prenos podataka iz periferije u memoriju ili iz memorije u periferiju.

Prilikom startovanja kontrolera za prenos podataka iz periferije u memoriju aktiviraju se upravljačke jedinice *uprav\_per* i *uprav\_mem*. Upravljačka jedinica *uprav\_per* prvo startuje periferiju da pročita podatak, a zatim podatak prenosi iz periferije, najpre, u pomoćni registar podatka kontrolera, a potom u registar podatka kontrolera. Tada upravljačka jedinica

*uprav\_mem* podatak prenosi iz registra podatka kontrolera u memoriju. Prenošenje podatka iz registra podatka kontrolera u memoriju od strane upravljačke jedinice *uprav\_mem* i čitanje novog podatka iz periferije i prenošenje u pomoći registar podatka kontrolera od strane upravljačke jedinice *uprav\_per* su preklopljeni. Upravljačka jedinica *uprav\_per* novi podatak prenosi iz pomoćnog registra podatka kontrolera u registar podatka kontrolera tek pošto upravljačka jedinica *uprav\_mem* prethodni podatak prenese iz registra podatka kontrolera u memoriju. Prenošenje podataka iz periferije u memoriju traje dok se ne prenesu sve reči bloka podataka na šta ukazuje sadržaj nula brojača reči kontrolera. Po prenošenju zadnjeg podatka iz registra podatka kontrolera u memoriju bit spremnost statusnog registra se postavlja na aktivnu vrednost i generiše prekid ukoliko je pri startovanju zadat režim rada sa generisanjem prekida.

Prilikom startovanja kontrolera periferije za prenos podataka iz memorije u periferiju aktiviraju se upravljačke jedinice *uprav\_mem* i *uprav\_per*. Upravljačka jedinica *uprav\_mem* najpre prenosi podatak iz memorije u registar podatka kontrolera. Tada upravljačka jedinica *uprav\_per* podatak prenosi iz registra podatka kontrolera u pomoći registar podatka kontrolera i startuje upis podatka u periferiju. Upis podatka iz pomoćnog registra podatka u periferiju od strane upravljačke jedinice *uprav\_per* i prenošenje novog podatka iz memorije u registar podatka kontrolera od strane upravljačke jedinice *uprav\_jed\_mem* su preklopljeni. Upravljačka jedinica *uprav\_jed\_per* novi podatak prenosi iz registra podatka kontrolera u pomoći registar podatka kontrolera tek pošto prethodni podatak iz pomoćnog registra podatka kontrolera upiše u periferiju. Prenošenje podataka iz memorije u periferiju traje dok se ne prenesu sve reči bloka podataka na šta ukazuje sadržaj nula brojača reči kontrolera. Po prenošenju zadnjeg podatka iz memorije u periferiju bit spremnost statusnog registra se postavlja na aktivnu vrednost i generiše prekid ukoliko je pri startovanju zadat režim rada sa generisanjem prekida.

Struktura i opis upravljačkih jedinica *uprav\_bus*, *uprav\_per* i *uprav\_mem* se daju u daljem tekstu.

### 6.3.2.1 Upravljačka jedinica magistrale

U ovom odeljku se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav\_bus*.


#### 6.3.2.1.1 Dijagram toka operacija

Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 82). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U dijagrama toka operacija stalno se vrši provera da li je procesor startovao u kontroleru ciklus čitanja ili ciklus upisa, pri čemu se procesor ponaša kao gazda, a kontroler kao sluga. Ako nije startovan ni ciklus čitanja ni ciklus upisa nema izvršavanja mikrooperacija. Ako je startovan jedan od ova dva ciklusa izvršavaju se mikrooperacije saglasno ciklusu koji je startovan.

Ako je startovan ciklus čitanja, procesoru se kao gazdi šalje sadržaj adresiranog registra kontrolera i indikacija da je kontroler kao sluga završio čitanje. Pored toga, u slučaju kada se čita sadržaj statusnog registra, razred *prenos završen* statusnog registra se postavlja na neaktivnu vrednost.

Ako je startovan ciklus upisa, u adresirani registar kontrolera se upisuje sadržaj koji procesor kao gazda šalje i gazdi šalje indikacija da je kontroler kao sluga završio upis.




Slika 82 Dijagram toka operacija

U slučaju kada se sadržaj upisuje u upravljački registar, mikrooperacije koje se izvršavaju zavise od toga da li se kontroler periferije zaustavlja ili startuje. Ukoliko se vrši zaustavljanje kontrolera, zaustavlja se i periferija. Ukoliko se vrše startovanje, izvršavanje nekih mikrooperacija zavisi od toga da li je zadata veličina bloka podataka za prenos različita od nule ili je nula. Ukoliko je zadata veličina bloka podataka različita od nule, razred *prenos završen* statusnog registra se postavlja na neaktivnu vrednost kao indikacija da je prenos bloka podataka u toku. Ukoliko je zadata veličina bloka podataka nula, razred *prenos završen* statusnog registra se postavlja na aktivnu vrednost kao indikacija da je prenos bloka podataka završen i generiše prekid ukoliko se zadaje režim rada sa generisanjem prekida. Pored toga ukoliko se vrši startovanje za prenos iz periferije u memoriju, postavlja se interna indikacija da je registrar podatka raspoloživ da se u njega prenese podatak iz pomoćnog registra podatka,

dok se, ukoliko se vrši startovanje za prenos iz memorije u periferiju postavlja interna indikacija da u registar podatka nije upisan podatak iz memorije i da on nije raspoloživ da se iz njega prenese novi podatak u pomoćni registar podatka.

#### 6.3.2.1.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 72) i dat u obliku dijagrama toka upravljačkih signala (slika 73) i sekvence upravljačkih signala (tabela 26).



Slika 83 Dijagram toka upravljačkih signala

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 73). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova koji određuju grananja u algoritmu.

U sekvenci upravljačkih signala se koriste iskazi za signale (tabela26). Iskazi za signale su oblika

*if uslov then signali*

Ovi iskazi sadrže koji sadrže uslov i spisak upravljačkih signala blokova operacione jedinice *oper* i određuje koji signali i pod kojim uslovima treba da budu generisani.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala (slika 73) i sekvencu upravljačkih signala (tabela 26) i to u okviru sekvence upravljačkih signala.

Tabela 28 Sekvenca upravljačkih signala

! U koraku  $step_0$  se ostaje sve vreme. U ovom koraku se ne generiše aktivna vrednost ni jednog od upravljačkih signala sve dok su oba signala **rdSKTR** i **wrSKTR** bloka *interfejs* neaktivni. Signal **rdSKTR** postaje aktivan kada processor **CPU** prebaci adresne linije ABUS<sub>15..0</sub> magistrale iz stanja

visoke impedanse na vrednost adrese nekog od programske dostupnih registara CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub> bloka *registri* i upravljačku liniju **RDBUS** magistrale iz stanja visoke impedanse na aktivnu vrednost, čime započinje ciklus čitanja. Signal **wrSKTR** postaje aktivna kada processor prebaci adresne linije ABUS<sub>15..0</sub> i linije podataka DBUS<sub>7..0</sub> magistrale iz stanja visoke impedanse na vrednost adrese registra i sadržaja za upis u neki od programske dostupnih registara CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub>, respektivno, i upravljačku liniju **WRBUS** magistrale iz stanja visoke impedanse na aktivnu vrednost, čime započinje ciklus upisa. Pri aktivnoj vrednosti jednog od signala **rdSKTR** i **wrSKTR** generiše se formira se aktivna vrednost signala **fcSKTR** bloka *interfejs*. Signalom **fcSKTR** se obezbeđuje da upravljačka linija **FCBUS** magistrale pređe iz stanja visoke impedanse na aktivnu vrednost. U oba slučaja se, u zavisnosti od toga koji je od registara CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub> adresiran sadržajem na adresnim linijama ABUS<sub>15..0</sub> magistrale, generiše aktivna vrednost jednog od signala **selCR**, **selSR**, **selWCRH**, **selWCRL**, **selARH** ili **selARL**, respektivno, bloka *interfejs*. !

! Pri aktivnoj vrednosti signala **rdSKTR**, a u zavisnosti od toga koji od signala **selCR**, **selSR**, **selWCRH**, **selWCRL**, **selARH** ili **selARL** bloka *interfejs* ima aktivnu vrednost, generiše se aktivna vrednost jednog od signala **CRout**, **SRout**, **WCRHout**, **WCRLout**, **ARHout** ili **ARLout** bloka *registri*, respektivno. Signalima **CRout**, **SRout**, **WCRHout**, **WCRLout**, **ARHout** ili **ARLout** se obezbeđuje da linije podataka DBUS<sub>7...0</sub> magistrale pređu iz stanja visoke impedanse na vrednost sadržaja jednog od registara CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub>, respektivno. Kada signal **rdSKTR** postane neaktivni i signali **fcSKTR**, **CRout**, **SRout**, **WCRHout**, **WCRLout**, **ARHout** ili **ARLout** postanu neaktivni, pa se upravljačka linija **FCBUS** magistrale i linije podataka DBUS<sub>7..0</sub> magistrale vraćaju u stanje visoke impedanse. !

! Pri aktivnim vrednostima signala **rdSKTR** i **selSR**, što znači da se programskim putem čita sadržaj registra SR<sub>0</sub>, generiše se signal **clSR0bus** bloka *registri*. Signalom **clSR0bus** se razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> postavlja na neaktivnu vrednost, što je indikacija prenos novog bloka podataka nije završen. !

! Pri aktivnoj vrednosti signala **wrSKTR**, a u zavisnosti od toga koji od signala **selCR**, **selSR**, **selWCRH**, **selWCRL**, **selARH** ili **selARL** ima aktivnu vrednost, generiše se aktivna vrednost jednog od signala **CRin**, **SRin**, **WCRHin**, **WCRLin**, **ARHin** ili **ARLin** bloka *registri*, respektivno. Signalima **CRin**, **SRin**, **WCRHin**, **WCRLin**, **ARHin** ili **ARLin** se obezbeđuje da se sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale upiše u jedan od registara CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub>, respektivno. Kada signal **wrSKTR** postane neaktivni i signali **fcKTR**, **CRin**, **SRin**, **WCRHin**, **WCRLin**, **ARHin** ili **ARLin** postanu neaktivni, pa se upravljačka linija **FCBUS** magistrale vraća u stanje visoke impedanse. !

! Pri aktivnim vrednostima signala **wrKTR**, **selCR**, **DBUS<sub>2</sub>** i **DBUS<sub>0</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>3...0</sub> radi startovanja kontrolera za prenos iz periferije u memoriju, generiše se signal **stRDDRbus** bloka *registri*. Signalom **stRDDRbus** se flip-flop RDDR postavlja na aktivnu vrednost, što je indikacija da je registar DR<sub>7...0</sub> raspoloživ da se u njega prenese novi podatak iz registra DRAUX<sub>7...0</sub> bloka *registri*. !

! Pri aktivnim vrednostima signala **wrKTR**, **selCR** i **DBUS<sub>2</sub>** i neaktivnoj vrednosti signala **DBUS<sub>0</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>3...0</sub> radi startovanja kontrolera za prenos iz memorije u periferiju, generiše se signal **clWRDRbus** bloka *registri*. Signalom **clWRDRbus** se flip-flop WRDR postavlja na neaktivnu vrednost, što je indikacija da registar DR<sub>7...0</sub> nije raspoloživ da se iz njega prenese novi podatak u registra DRAUX<sub>7...0</sub>. !

! Pri aktivnim vrednostima signala **wrSKTR**, **selCR**, **DBUS<sub>2</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>3...0</sub> radi startovanja kontrolera za prenos, i neaktivnoj vrednosti signala **done**, što znači da je sadržaj brojača veličine bloka za prenos WCR<sub>15..0</sub> nula, generiše se signal **clSR0bus** bloka *registri*. Signalom **clSR0bus** razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> se postavlja na neaktivnu vrednost, što je indikacija da je prenos bloka podataka u toku. !

! Pri aktivnim vrednostima signala **wrSKTR**, **selCR**, **DBUS<sub>2</sub>** i **done**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>3...0</sub> radi startovanja kontrolera za prenos i da je sadržaj brojača veličine bloka za prenos WCR<sub>15...0</sub> nula, generiše se signal **stSR0bus** bloka *registri*. Signalom **stSR0bus** razred SR<sub>0</sub> statusnog registra SR<sub>0</sub> se postavlja na aktivnu vrednost, što je indikacija da je prenos bloka podataka završen. !

! Pri aktivnim vrednostima signala **wrSKTR**, **selCR**, **DBUS<sub>2</sub>**, **DBUS<sub>1</sub>** i **done**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>3...0</sub> radi startovanja kontrolera za prenos sa generisanjem prekida i da je sadržaj brojača veličine bloka za prenos WCR<sub>15...0</sub> nula, generiše se signal prekida **intrbus** što je indikacija da je prenos bloka podataka završen. Signal prekida **intrbus** upravljačke jedinice *uprav\_bus* sa signalom prekida **intrper** upravljačke jedinice *uprav\_per* formira u bloku *interfejs* signal prekida **intr** procesora **CPU**. Signal prekida izaziva prelazak procesora na izvršavanje prekidne rutine u kojoj se programskim putem, upisivanjem sadržaja koji na poziciji bita stop ima neaktivnu vrednost, zaustavlja kontroler periferije. !

! Pri aktivnim vrednostima signala **wrSKTR** i **selCR** i neaktivnoj vrednosti signala **DBUS<sub>2</sub>**, što znači da se programskim putem upisuje sadržaj u registar CR<sub>3...0</sub> radi zaustavljanja kontrolera, generiše se signal zaustavljanja **stopPER** periferije *PER*. Signalom **stopPER** se u periferiji PER zaustavlja prenos koji je u toku. !

```
step0  if (rdSKTR + wrSKTR) then fcSKTR,
        if (rdSKTR·selCR) then CRout,
        if (rdKTR·selSR) then (SRout, clSR0bus),
        if (rdSKTR· selWCRH) then WCRHout,
        if (rdSKTR· selWCRL) then WCRLout,
        if (rdSKTR· selARH) then ARHout,
        if (rdSKTR· selARL) then ARLout,
        if (wrSKTR·selCR) then CRin,
        if (wrSKTR·selSR) then SRin,
        if (wrSKTR·selWCRH) then WCRHin,
        if (wrSKTR·selWCRL) then WCRLin,
        if (wrSKTR·selARH) then ARHin,
        if (wrSKTR·selARL) then ARLin,
        if (wrSKTR·selCR·DBUS2·DBUS0) then stRDDRbus,
        if (wrSKTR·selCR·DBUS2·DBUS0) then clWRDRbus,
        if (wrSKTR·selCR·DBUS2·done) then clSR0bus,
        if (wrSKTR·selCR·DBUS2·done) then stSR0bus,
        if (wrSKTR·selCR·DBUS2· DBUS1· done) then intrbus,
        if (wrSKTR·selCR· DBUS2) then stopPER
```

### 6.3.2.1.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 74. Upravljačka jedinica se sastoji od logičkih elemenata koji na osnovu upravljačkih signala čitanja **rdSKTR** i upisa **wrSKTR** bloka *interfejs* i signala logičkih uslova generišu sledeće upravljačke signale:

- signal **fcSKTR** bloka *interfejs* završetka ili čitanja nekog od registara kontrolera CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub> bloka *registri* ili upisa u neki od ovih registara kontrolera,
- signale **CRout**, **SRout**, **WCRHout**, **WCRLout**, **ARHout** ili **ARLout** bloka *registri* čitanja registara kontrolera CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub>,
- signale **CRin**, **SRin**, **WCRHin**, **WCRLin**, **ARHin** ili **ARLin** bloka *registri* upisa u registre kontrolera CR<sub>2...0</sub>, SR<sub>0</sub>, WCRH<sub>7...0</sub>, WCRL<sub>7...0</sub>, ARH<sub>7...0</sub> ili ARL<sub>7...0</sub>,

- signale **clSR0bus** i **stSR0bus** bloka *registri* postavljanja na neaktivnu i aktivnu vrednost, respektivno, razreda *prenos završen* SR<sub>0</sub> statusnog registra SR<sub>0</sub> kontrolera,
- signal **stRDDRbus** bloka *registri* postavljanja na aktivnu vrednost flip-flopa RDDR i signal **clWRDR** bloka *registri* postavljanja na neaktivnu vrednost flip-flopa WRDR,
- signal prekida **intrbus** bloka *interfejs* i
- signal zaustavljanja periferije **stopPER** bloka *interfejs*.

Signali **rdSKTR** i **wrSKTR** imaju aktivne vrednosti trajanja jedna perioda signala takta. To je posledica usvojenog načina generisanja signala **rdCPU** i **wrCPU** procesora **CPU**, na osnovu kojih se formiraju signali **RDBUS** i **WRBUS** magistrale **BUS** i **rdSKTR** i **wrSKTR** kontrolera **KP**, i signala **fcSKTR**, na osnovu koga se generišu signali **FCBUS** magistrale **BUS** i **fcCPU** procesora **CPU**. Kod čitanja procesor na *i*-ti signal takta ulazi u stanje *step<sub>i</sub>* koje koristi da signal **rdCPU** postavi na aktivnu vrednost, što redom daje i aktivne vrednosti signala **RDBUS**, **rdKTR fcKTR**, **FCBUS** i **fcCPU**. Kako je u procesoru aktivna vrednost signala **fcCPU** uslov za prelazak iz stanja *step<sub>i</sub>* u stanje *step<sub>i+1</sub>* i kako ta vrednost dolazi u koraku *step<sub>i</sub>*, to procesor na (*i*+1)-vi signal takta prelazi na korak *step<sub>i+1</sub>*. Zbog toga se u koraku *step<sub>i</sub>* ostaje samo jedna perioda signala takta, što ima za posledicu da signali **rdCPU**, **RDBUS**, **rdSKTR**, **fcSKTR**, **FCBUS** i **fcCPU** imaju aktivnu vrednost trajanja jedna perioda signala takta. Iz istih razloga su kod upisa signali **wrCPU**, **WRBUS**, **wrSKTR**, **fcSKTR**, **FCBUS** i **fcCPU** trajanja jedna perioda signala takta. S obzirom na to da su signali **rdCPU** i **wrCPU** trajanja jedna perioda signala takta i da svi signali koje generiše upravljačka jedinica *uprav\_bus* uključuju jedan od signala **rdSKTR** i **wrSKTR**, to i svi preostali signali imaju aktivne vrednosti trajanja jedna perioda signala takta.

Upravljačka jedinica *uprav\_bus* sadrži kombinacione mreže koje pomoću upravljačkih signala **rdSKTR** i **wrSKTR**, koji dolaze sa bloka *interfejs*, signala logičkih uslova **selCR**, **selSR**, **selWCRH**, **selWCRL**, **selARH**, **selARL**, **done**, **DBUS<sub>2</sub>**, **DBUS<sub>1</sub>** i **DBUS<sub>0</sub>**, koji dolaze iz blokova *interfejs* i *registri* i magistrale **BUS**, i saglasno algoritmu generisanja upravljačkih signala (tabela 26) generiše upravljačke signale blokova operacione jedinice.

Upravljački signali blokova operacione jedinice **oper** se daju posebno za blok *registri* i blok *interfejs*.

Upravljački signali bloka *registri* se generišu na sledeći način:


- **CRout** = **rdSKTR·selCR**
- **SRout** = **rdSKTR·selSR**
- **WCRHout** = **rdSKTR·selWCRH**
- **WCRLout** = **rdSKTR·selWCRL**
- **ARHout** = **rdSKTR·selARH**
- **ARLout** = **rdSKTR·selARL**
- **CRin** = **wrSKTR·selCR**
- **SRin** = **wrSKTR·selSR**
- **WCRHin** = **wrSKTR·selWCRH**
- **WCRLin** = **wrSKTR·selWCRL**
- **ARHin** = **wrSKTR·selARH**
- **ARLin** = **wrSKTR·selARL**
- **clSR0bus** = **rdSKTR·selSR + wrSKTR·selCR·DBUS<sub>2</sub>·done**
- **stRDDRbus** = **wrSKTR·selCR·DBUS<sub>2</sub>·DBUS<sub>0</sub>**

- $clWRDRbus = wrSKTR \cdot selCR \cdot DBUS_2 \cdot \overline{DBUS}_0$

- $stSR0bus = wrSKTR \cdot selCR \cdot DBUS_2 \cdot done$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova *interfejs* i *registri* operacione jedinice *oper* i magistrale *BUS* i to:

- **rdSKTR** — bloka *interfejs*.
- **wrSKTR** — bloka *interfejs*
- **selCR** — bloka *interfejs*
- **selSR** — bloka *interfejs*
- **selWCRH** — bloka *interfejs*
- **selWCRL** — bloka *interfejs*
- **selARH** — bloka *interfejs*
- **selARL** — bloka *interfejs*
- **done** — bloka *registri*
- **DBUS<sub>2</sub>** — magistrale *BUS* i
- **DBUS<sub>0</sub>** — magistrale *BUS*.



Slika 84 Struktura upravljačke jedinice *uprav\_bus*

Upravljački signali bloka *interfejs* se generišu na sledeći način:

- **intrbus** = **wrSKTR**·**selCR**·**DBUS<sub>2</sub>**· **DBUS<sub>1</sub>**·**done**
- **stopPER** = **wrSKTR**·**selCR**· **DBUS<sub>2</sub>**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz bloka *interfejs* operacione jedinice **oper** i magistrale **BUS** i to:

- **wrSKTR** — bloka *interfejs*
- **selCR** — bloka *interfejs*
- **done** — bloka *registri*
- **DBUS<sub>2</sub>** — magistrale **BUS**
- **DBUS<sub>1</sub>** — magistrale **BUS** i
- **DBUS<sub>0</sub>** — magistrale **BUS**.

### 6.3.2.2 Upravljačka jedinica periferije

U ovom poglavlju se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice.

#### 6.3.2.2.1 Dijagram toka operacija

Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 75). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.


U početnom koraku vrši se provera da li je kontroler startovan ili ne. Ako kontroler nije startovan ostaje se u početnom koraku i čeka startovanje kontrolera. Ako je kontroler startovan vrši se provera da li je zadat prenos iz periferije u memoriju ili iz memorije u periferiju i prelazi na odgovarajući korak.

Ako je zadat prenos iz periferije u memoriju prelazi se na prenošenje podatka iz periferije u kontroler. Najpre se u petlji drži zahtev periferiji da pročita podatak i vrši provera da li je kontroler zaustavljen programskim putem upisivanjem neaktivne vrednosti u razred *start* upravljačkog registra i da li je periferija završila čitanje podatka. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz periferije u kontroler, vraća se u početni korak i čeka da se ponovo programskim putem upisivanjem aktivne vrednosti u razred *start* upravljačkog registra startuje kontroler. Ukoliko se utvrdi da je periferija pročitala podatak izlazi se iz petlje i podatak prenosi iz periferije u pomoćni registar podatka kontrolera.

Potom se u petlji vrši provera da li je kontroler zaustavljen programskim putem i da li je registar podatka raspoloživ da se u njega prenese novi podatak iz pomoćnog registra podatka. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz periferije u kontroler, vraća se u početni korak i čeka da se ponovo programskim putem startuje kontroler. Ukoliko se utvrdi da je registar podatka raspoloživ, izlazi se iz petlje i podatak prenosi iz pomoćnog registra podatka u registar podatka. Istovremeno se postavlja indikacija da registar podatka nije raspoloživ da se u njega prenese novi podatak iz pomoćnog registra podatka sve dok se programskim putem podatak ne prenese iz registra podatka u memoriju. Na kraju se vraća na korak u kome se postavlja zahtev periferiji da pročita sledeći podatak. Opisane aktivnosti se ponavljaju sve dok se kontroler ne zaustavi programskim putem.

Ako je u zadat prenos iz memorije u periferiju prelazi se na prenošenje podatka iz kontrolera u periferiju. Najpre se u petlji vrši provera da li je kontroler zaustavljen programskim putem i da li je registar podatka raspoloživ da se iz njega prenese novi podatak u

pomoćni registar podatka. Ukoliko se utvrđi da je kontroler zaustavljen, prekida se prenošenje podataka iz kontrolera u periferiju, vraća se u početni korak i čeka da se ponovo programskim putem, startuje kontroler. Ukoliko se utvrđi da je registar podatka raspoloživ izlazi se iz petlje i podatak prenosi iz registra podatka u pomoćni registar podatka. Istovremeno se postavlja indikacija da registar podatka nije raspoloživ da se iz njega prenosi podatak u pomoćni registar podatka sve dok se programskim putem podatak ne prenese iz memorije u registar podatka. Pored toga na aktivnu vrednost se postavlja bit spremnost statusnog registra kontrolera, čime se postavlja indikacija da je kontroler spreman za prenos podatka iz memorije u registar podatka, i generiše prekid, ukoliko je pri startovanju zadat režim sa generisanjem prekida.




Slika 85 Dijagram toka operacija

Zatim se vrši provera da li je kontroler zaustavljen programskim putem. Ukoliko se utvrdi da je kontroler zaustavljen, prekida se prenošenje podataka iz kontrolera u periferiju, vraća se u početni korak i čeka da se ponovo programskim putem startuje kontroler. Ukoliko se utvrdi da kontroler nije zaustavljen u petlji se periferiji drži zahtev da upiše sledeći podatak i vrše provere da li je kontroler zaustavljen programskon putem i da li je periferija završila upis

padatka. Ukoliko se utvrdi da je kontroler periferije zaustavljen, prekida se prenošenje podataka iz kontrolera u periferiju, vraća se u početni korak i čeka da se ponovo programskim putem startuje kontroler. Ukoliko se utvrdi da je periferija završila upis podatka iz pomoćnog registra podatka kontrolera, izlazi se iz ove petlje i vraća u petlju u kojoj se vrši provera da li je kontroler zaustavljen programskim putem i da li je registar podatka kontrolera raspoloživ da se iz njega prenese novi podatak u pomoćni registar podatka kontrolera. Opisane sktivnosti se ponavljaju sve dok se kontroler ne zaustavi programskim putem.

### 6.3.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 75) i dat u obliku dijagrama toka upravljačkih signala (slika 76) i sekvene upravljačkih signala po koracima (tabela 27).



Slika 86 Dijagram toka upravljačkih signala

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 76). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima je za svaki korak data simbolička oznaka samog koraka i iskazi za signale i skokove. Iskazi za signale se pojavljuju ukoliko u datom koraku treba da se generiše neki od upravljačkih signala operacione jedinice. Iskazi za signale sadrže spisak upravljačkih signala operacione jedinice koji se generišu bezuslovno i uslovno, a za signale koji se generišu uslovno i signale logičkih uslova pod kojima se signali generišu. Iskazi za skokove se pojavljuju ukoliko u treba odstupiti od sekvencijalnog generisanja upravljačkih signala operacione jedinice. Iskazi za skokove sadrže uslov i korak i određuje na koji korak i pod kojim uslovima treba preći. Notacija koja se koristi je identična kao i notacija za algoritam generisanja upravljačkih signala za upravljačku jedinicu procesora **CPU** (poglavlje \$\$\$).

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvene upravljačkih signala.

Tabela 29 Sekvenca upravljačkih signala

! U koraku se  $\text{step}_0$  se ostaje i ne generiše se aktivna vrednost ni jednog od upravljačkih signala sve dok je signal **CR<sub>2</sub>** bloka *registri* neaktivovan. Signal **CR<sub>2</sub>** postaje aktivovan tek kada se programskim

putem startuje kontroler periferije. Tom prilikom se u upravljački registar CR<sub>2...0</sub> bloka *registri* upisuje sadržaj koji na poziciji razreda CR<sub>2</sub> ima aktivnu vrednost. Na poziciji razreda CR<sub>0</sub> je aktivna ili neaktivna vrednost i zavisnosti od toga da li je zadat prenos iz periferije u memoriju ili iz memorije u periferiju, respektivno. Na poziciji razreda CR<sub>1</sub> je aktivna ili neaktivna vrednost i zavisnosti od toga da li je zadat režim rada sa generisanjem ili bez generisanja prekida, respektivno. Pri aktivnim vrednostima signala **CR<sub>2</sub>** i **CR<sub>0</sub>** se prelazi na korak step<sub>1</sub> koji odgovara prenosu iz periferije u memoriju. Pri aktivnoj i neaktivnoj vrednosti signala **CR<sub>2</sub>** i **CR<sub>0</sub>**, respektivno, se prelazi na korak step<sub>3</sub>, koji odgovara prenosu iz memorije u periferiju. !

step<sub>0</sub>    *br (if (CR<sub>2</sub>·CR<sub>0</sub>) then step<sub>1</sub>),*  
             *br (if (CR<sub>2</sub>·CR<sub>0</sub>) then step<sub>3</sub>);*

! U korak step<sub>1</sub> se dolazi iz koraka step<sub>0</sub> ili koraka step<sub>2</sub>. U ovom koraku se generiše signal **rdPER** periferije *PER* koji predstavlja zahtev periferiji da pročita sledeći podatak. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, što znači da je programskim putem upisivanjem neaktivne vrednosti u razred CR<sub>2</sub> upravljačkog registra CR zaustavljen rad kontrolera, prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>1</sub> ili se prelazi u korak step<sub>2</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signala **fcPER** periferije *PER*, respektivno. Neaktivna vrednost signala **fcPER** je indikacija da čitanje podatka u periferiji još uvek traje, a aktivna vrednost da je podatak pročitan i da se nalazi na linijama PIN<sub>7...0</sub> periferije. Pri aktivnim vrednostima signala **CR<sub>2</sub>** i **fcPER** se generiše signal **IdDRAUX**. Ovim signalom se sadržaj iz periferije, koji u kontroler dolazi po linijama PIN<sub>7...0</sub>, propušta kroz multipleksler MP2 bloka *registri* i upisuje u pomoćni registar podatka DRAUX<sub>7...0</sub> bloka *registri*. !

step<sub>1</sub>    **rdPER, if (CR<sub>2</sub>·fcPER) then IdDRAUX,**  
             *br (if CR<sub>2</sub> then step<sub>0</sub>),*  
             *br (if (CR<sub>2</sub>·fcPER) then step<sub>2</sub>);*

! U korak step<sub>2</sub> se dolazi iz koraka step<sub>1</sub>. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>** prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>2</sub> ili se prelazi u korak step<sub>1</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signal **RDDR** bloka *registri*, respektivno. Neaktivna vrednost signala **RDDR** je indikacija da registar podatka DR<sub>7...0</sub> nije raspoloživ, jer upravljačka jedinica memorije *uprav\_mem* još uvek nije prenela prethodni podatak iz registra DR<sub>7...0</sub> u memoriju. Aktivna vrednost signala **RDDR** je indikacija da je registar podatka DR<sub>7...0</sub> raspoloživ, pa se generišu signali **IdDR** i **clRDDRper**. Signalom **IdDR** se sadržaj registra DRAUX<sub>15...0</sub> bloka *registri* propušta kroz multipleksler MP1 bloka *registri* i upisuje u registar podatka DR<sub>7...0</sub>. Signalom **clRDDRper** se u flip-flop RDDR upisuje neaktivna vrednost. Ova vrednost je indikacija da registar DR<sub>7...0</sub> nije raspoloživ da se u njega prenese novi podatak iz registra DRAUX<sub>7...0</sub> sve dok se programskim putem prethodni podatak ne prenese iz registra DR<sub>7...0</sub> u memoriju. !

step<sub>2</sub>    *if (CR<sub>2</sub>·RDDR) then (IdDR, clRDDRper),*  
             *br (if CR<sub>2</sub> then step<sub>0</sub>),*  
             *br (if (CR<sub>2</sub>·RDDR) then step<sub>1</sub>);*

! U korak step<sub>3</sub> se dolazi iz koraka step<sub>0</sub> ili koraka step<sub>4</sub>. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>** prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>3</sub> ili se prelazi u korak step<sub>4</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signal **WRDR** bloka *registri*, respektivno. Neaktivna vrednost signala **WRDR** je indikacija da registar podatka DR<sub>7...0</sub> bloka *registri* nije raspoloživ, jer upravljačka jedinica memorije *uprav\_mem* još uvek nije prenela novi podatak iz memorije u registar DR<sub>7...0</sub>. Aktivna vrednost signala **WRDR** je indikacija da je registar DR<sub>7...0</sub> raspoloživ jer je upravljačka jedinica memorije *uprav\_mem* prenela podatak iz memorije u registar podatka DR<sub>7...0</sub>. Pri prenosu podatka iz memorije u registar DR<sub>7...0</sub> upravljačka jedinica *uprav\_mem* signalom **stWRDRmem** postavlja flip-flop WRDR na aktivnu vrednost. Pri aktivnoj vrednosti signala **WRDR** generišu se signali **DRAUXin** i **clWRDRper**. Neaktivnom vrednošću signala **IdDRAUX** se sadržaj registra DR<sub>7...0</sub> propušta kroz multipleksler MP2 bloka *registri*, a aktivnom vrednošću signala **DRAUXin** se upisuje u pomoćni registar podatka DRAUX<sub>7...0</sub> bloka *registri*. Signalom **clWRDRper** se u flip-flop WRDR upisuje neaktivna vrednost. Ova vrednost je indikacija da registar DR<sub>7...0</sub> nije raspoloživ i da njegov sadržaj ne može da se prenese u registar

DRAUX<sub>7...0</sub> sve dok upravljačka jedinica memorije *uprav\_mem* novi podatak ne prenese iz memorije u registar DR<sub>7...0</sub>. !

step<sub>3</sub>    *if* (**CR**<sub>2</sub>·WRDR) *then* (**DRAUXin**, clWRDRper),  
*br* (*if* **CR**<sub>2</sub> *then* step<sub>0</sub>),  
*br* (*if* (**CR**<sub>2</sub>·WRDR) *then* step<sub>4</sub>);

! U korak step<sub>4</sub> se dolazi iz koraka step<sub>3</sub>. U ovom koraku se generiše signal **wrPER** periferije *PER* koji predstavlja zahtev periferiji da upiše podatak iz registra DRAUX<sub>7...0</sub> koji je prisutan na linijama POUT<sub>7...0</sub>. Ukoliko je neaktivna vrednost signala **CR**<sub>2</sub> prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR**<sub>2</sub>, ili se ostaje u koraku step<sub>4</sub> ili se prelazi u korak step<sub>3</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signal **fcPER** periferije *PER*, respektivno. Neaktivna vrednost signala **fcPER** je indikacija da je upis podatka iz registra DRAUX<sub>7...0</sub> u periferiju u toku, a aktivna vrednost da je podatak upisan. !


step<sub>4</sub>    **wrPER**,  
*br* (*if* **CR**<sub>2</sub> *then* step<sub>0</sub>),  
*br* (*if* (**CR**<sub>2</sub>·fcPER) *then* step<sub>3</sub>);

### 6.3.2.2.3 Struktura upravljačke jedinice

Upravljačka jedinica (slika 77) se sastoji od sledećih blokova:

- blok *generisanje nove vrednosti brojača koraka*,
- blok *brojač koraka*,
- blok *dekoder koraka* i
- blok *generisanje upravljačkih signala*.

Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.



Slika 87 Struktura upravljačke jedinice *uprav\_per*

Blok *generisanje nove vrednosti brojača koraka* služi za generisanje vrednosti koju treba upisati u brojač CNT. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog generisanja upravljačkih signala. Analizom algoritma generisanja upravljačkih signala operacione jedinice (poglavlje 6.2.2.2.2) se utvrđuje da su 0, 1 i 3 vrednosti koje treba upisati u brojač CNT da bi se realizovala odstupanja od sekvencijalnog generisanja upravljačkih signala. Te vrednosti se formiraju na ulazima 2, 1 i 0 brojača CNT pomoću signala **val<sub>0</sub>**, **val<sub>1</sub>** i **val<sub>3</sub>** pri čemu signal **val<sub>0</sub>** ima vrednost 1 samo onda kada treba upisati 0, signal **val<sub>1</sub>** ima vrednost 1 samo onda kada treba upisati 1 i signal **val<sub>3</sub>** ima vrednost 1 samo onda kada treba upisati 3. Time se obezbeđuje da na ulazima 2, 1 i 0 brojača CNT budu vrednosti 0, 0 i 0 onda kada signal **val<sub>0</sub>** ima vrednost 1, vrednosti 0, 0 i 1 onda kada signal **val<sub>1</sub>** ima vrednost 1 i vrednosti 0, 1, i 1 onda kada signal **val<sub>3</sub>** ima vrednost 1.

Blok *brojač koraka* sadrži brojač CNT. Brojač CNT svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač CNT može da radi u sledećim režimima:

- režim inkrementiranja,
- režim skoka i
- režim mirovanja.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT za jedan. Ovim režimom se obezbeđuje sekvencijalno generisanje upravljačkih signala iz algoritma generisanja upravljačkih signala (poglavlje 6.2.2.2.2). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **incCNT**. Signal **incCNT** je uvek neaktivan sem kada treba obezbediti režim inkrementiranja.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT. Ovim režimom se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz algoritma generisanja upravljačkih signala (poglavlje 6.2.2.2.2). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **IdCNT**. Signal **IdCNT** je uvek neaktivan sem kada treba obezbediti režim skoka.

U režimu mirovanja pri pojavi signala takta ne menja se vrednost brojača CNT. Ovaj režim rada se obezbeđuje neaktivnim vrednostima signala **incCNT** i **IdCNT**. Ovi signali su neaktivni kada se u koraku

- step<sub>0</sub> pri aktivnoj vrednosti signala **T<sub>0</sub>** čeka da kontroler bude startovan upisivanjem aktivne vrednosti u razred CR<sub>2</sub> upravljačkog registra kontrolera,
- step<sub>1</sub> pri aktivnoj vrednosti signala **T<sub>1</sub>** čeka da čitanje u periferiji bude završeno i signal **fcPER** postane aktivan,
- step<sub>2</sub> pri aktivnoj vrednosti signala **T<sub>2</sub>** čeka da registar podatka DR<sub>7...0</sub> bude raspoloživ za prebacivanje podatka iz pomoćnog registra podatka DRAUX<sub>7...0</sub> i signal **RDDR** postane aktivan,
- step<sub>3</sub> pri aktivnoj vrednosti signala **T<sub>3</sub>** čeka da pomoći registar podatka DRAUX<sub>7...0</sub> bude raspoloživ za prebacivanje podatka iz registra podatka DR<sub>7...0</sub> i signal **WRDR** postane aktivan i
- step<sub>4</sub> pri aktivnoj vrednosti signala **T<sub>4</sub>** čeka da upis u periferiju bude završen i signal **fcPER** postane aktivan.

Blok *dekoder koraka* sadrži dekoder DC. Na ulaze dekodera DC vode se izlazi brojača CNT. Dekodovana stanja brojača CNT pojavljuju se kao signali **T<sub>0</sub>** do **T<sub>7</sub>** na izlazima dekodera DC. Svakom koraku iz algoritma generisanja upravljačkih signala (poglavlje

6.2.2.2.2) dodeljen je jedan od ovih signala i to koraku step<sub>0</sub> signal **T<sub>0</sub>**, koraku step<sub>1</sub> signal **T<sub>1</sub>**, itd.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala **T<sub>0</sub>** do **T<sub>7</sub>** koji dolaze sa bloka *dekoder koraka* upravljačke jedinice, signala logičkih uslova koji dolaze iz blokova operacione jedinice i saglasno algoritmu generisanja upravljačkih signala (poglavlje 6.2.2.2.2) generišu upravljačke signale. Upravljački signali se generišu na identičan način kao i upravljački signali procesora **CPU** (poglavlje 6.2.2.2.2).

Blok *generisanje upravljačkih signala* generiše tri grupe upravljačkih signala i to:

- upravljačke signale periferije **PER**,
- upravljačke signale blokova operacione jedinice **oper** i
- upravljačke signale upravljačke jedinice **uprav\_per**.

Upravljački signali periferije **PER** se generišu na sledeći način:

- **rdPER = CR<sub>2</sub>·T<sub>1</sub>**
- **wrPER = CR<sub>2</sub>·T<sub>4</sub>**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice i to:

- **CR<sub>2</sub>** — blok *registri*.

Upravljački signali blokova operacione jedinice **oper** se daju posebno za blok *registri* i blok *interfejs*.

Upravljački signali bloka *registri* se generišu na sledeći način:

- **clRDDRper = CR<sub>2</sub>·RDDR·T<sub>2</sub>**
- **clWRDRper = CR<sub>2</sub>·WRDR·T<sub>3</sub>**
- **ldDR = CR<sub>2</sub>·RDDR·T<sub>2</sub>**
- **DRAUXin = CR<sub>2</sub>·WRDR·T<sub>3</sub>**
- **ldDRAUX = CR<sub>2</sub>·fcPER·T<sub>1</sub>**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice i periferije **PER** i to:

- **CR<sub>2</sub>** — blok *registri*,
- **RDDR** — blok *registri*,
- **WRDR** — blok *registri*,
- **fcPER** — periferije **PER**.

Upravljački signali upravljačke jedinice **uprav\_per** se generiše na sledeći način:

- **IdCNT = val0+ val1+ val3**
- **val0 = CR<sub>2</sub> ·(T<sub>1</sub> + T<sub>2</sub> + T<sub>3</sub> + T<sub>4</sub>)**
- **val1 = CR<sub>2</sub>·RDDR·T<sub>2</sub>**
- **val3 = CR<sub>2</sub>·CR<sub>0</sub> ·T<sub>0</sub> + CR<sub>2</sub>·fcPER\*T<sub>4</sub>**
- **incCNT = CR<sub>2</sub>·CR<sub>0</sub> ·T<sub>0</sub> + CR<sub>2</sub>·fcPER·T<sub>1</sub> + CR<sub>2</sub>·WRDR·T<sub>3</sub>**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz periferije **PER** i pojedinih blokova operacione jedinice **oper** i to:


- **fcPER** — periferija **PER**,
- **CR<sub>0</sub>** — blok *registri*,
- **CR<sub>2</sub>** — blok *registri*,
- **RDDR** — blok *registri* i
- **WRDR** — blok *registri*.

### **6.3.2.3 Upravljačka jedinica memorije**

U ovom odeljku se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav\_mem*.

### **6.3.2.3.1 Dijagram toka operacija**

Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 88). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.



Slika 88 Dijagram toka operacija


U početnom koraku dijagrama toka operacija vrši se provera da li je kontroler startovan i u slučaju da kontroler nije startovan ostaje se u početnom koraku. Ako je kontroler startovan, vrši se provera da li je zadata veličina bloka podataka za prenos nula i u slučaju da je nula ostaje se u početnom koraku. U slučaju da je kontroler periferije startovan i da je zadata veličina bloka podatak za prenos različita od nule, prelazi se na odgovarajuće korake u zavisnosti od toga da li je zadat prenos iz periferije u memoriju ili iz memorije u periferiju.

Ako je zadat prenos iz periferije u memoriju prelazi se na prenošenje podataka iz registra podatka u memoriju. Najpre se u petlji proverava da li je kontroler programskim putem zaustavljen i da li je registar podatka raspoloživ za upis podatka u memoriju. Ukoliko je kontroler programskim putem zaustavljen, izlazi se iz petlje i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, u petlji se ostaje sve dok registar podatka ne postane raspoloživ za upis podatka u memoriju. To će se dogoditi kada upravljačka jedinica *uprav\_per*, koja je odmah po startovanju kontrolera periferije krenula sa čitanjem podatka iz periferije, podatak prenese

najpre iz periferije u pomoćni registar podatka i zatim iz pomoćnog registra podatka u registar podatka.

Potom se prelazi na dobijanje dozvole korišćenja magistrale radi upisa podatka iz registra podatka u memoriju. Najpre se u petlji postavlja zahtev za korišćenje magistrale i proverava da li je kontroler programskim putem zaustavljen i da li je procesor postavio dozvolu za korišćenje magistrale. Ukoliko je kontroler programskim putem zaustavljen, izlazi se iz petlje i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, u petlji se ostaje sve dok procesor ne postavi dozvolu korišćenja magistrale. To će se dogoditi odmah po postavljanju zahteva za korišćenje magistrale ukoliko procesor ne koristi magistralu ili kasnije kada procesor završi sa korišćenjem magistrale.

Kada se utvrди da je procesor postavio dozvolu za korišćenja magistrale izlazi se iz petlje i ulazi u sledeću petlju u kojoj se adresa, podatak i upravljački signal upisa po linijama magistrale šalju memoriji i čeka da memorija pošalje po liniji magistrale upravljački signal završetka upisa.



Slika 88 Dijagram tokova operacija (nastavak)

Po završetku upisa izlazi se iz petlje i prelazi se na korak u kome se inkrementira sadržaj adresnog registra i dekrementira sadržaj registra broja reči za prenos. Kao rezultat u adresnom registru sa sada nalazi adresa memorijske lokacije u koju treba upisati sledeći podatak, a u registru broja reči za prenos broj preostalih reči za prenos iz periferije u memoriju. Pored toga postavlja se indikacija da registar podatka nije raspoloživ za upis u memoriju. Ovo je indikacija da upravljačka jedinica *uprav\_per*, koja je odmah po prenošenju prethodnog podatka iz pomoćnog registra podatka u registar podatka krenula sa čitanjem sledećeg podatka iz periferije, podatak prenese najpre iz periferije u pomoćni registar podatka i zatim iz pomoćnog registra podatka u registar podatka.

Potom se ponovo proverava da li je kontroler programskim putem zaustavljen i ukoliko je jeste, ukida se zahtev za korišćenje magistrale i vraća u početni korak u kome se čeka da

kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, proverava se da li je kao rezultat dekrementiranja sadržaj brojača reči postao nula, što je indikacija da je završen prenos podataka, ili je još uvek veći od nule, što je indikacija da treba produžiti sa prenosom podataka.

Ukoliko je završen prenos podataka, indikator *prenos završen* statusnog registra se postavlja na aktivnu vrednost i ukoliko je zadat režim rada sa generisanjem prekida, generiše se prekid. Pored toga se ukida zahtev za korišćenje magistrale i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko nije završen, prenos podataka se produžava na dva načina u zavisnosti od toga da li je zadat pojedinačni ili paketski prenos.

Ukoliko nije zadat paketski već pojedinačni prenos, ukida se zahtev za korišćenje magistrale i vraća na korak u kome se najpre čeka da registar podatka postane raspoloživ za upis podatka u memoriju, što će se desiti kada upravljačka jedinica *uprav\_per* prenese sledeći podatak iz pomoćnog registra podatka u registar podatka. Tada se ponavlja već opisani postupak po kome se najpre postavlja dozvola za korišćenje magistrale i po dobijanju dozvole podatak upisuje iz registra podatka u memoriju.

Ukoliko je zadat paketski prenos u petlji se proverava da li je kontroler programskim putem zaustavljen i da li je registar podatka raspoloživ za upis podatka u memoriju. Ukoliko je kontroler programskim putem zaustavljen, izlazi se iz petlje i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, u petlji se ostaje sve dok registar podatka ne postane raspoloživ za upis podatka u memoriju. To će se dogoditi kada upravljačka jedinica *uprav\_per*, koja je odmah po prenošenju prethodnog podatka iz pomoćnog registra podatka u registar podatka krenula sa čitanjem sledećeg podatka iz periferije, podatak prenese najpre iz periferije u pomoćni registar podatka i zatim iz pomoćnog registra podatka u registar podatka.

Kada se utvrdi da je registar podatka raspoloživ za upis podatka u memoriju izlazi se iz petlje i ulazi u sledeću petlju u kojoj se adresa, podatak i upravljački signal upisa po linijama magistrale šalju memoriji i čeka da memorija pošalje po liniji magistrale upravljački signal završetka upisa.

Po završetku upisa izlazi se iz petlje i prelazi se na korak u kome se inkrementira sadržaj adresnog registra, dekrementira sadržaj registra broja reči za prenos i ponavlja već opisani postupak na jedan od dva moguća načina u zavisnosti od toga da li je dekrementiranjem sadržaja registra broja reči dobijen sadržaj koju ukazuje da prenos treba završiti ili produžiti.

Ako je zadat prenos iz memorije u periferiju prelazi se na prenošenje podataka iz memorije u registar podatka. Najpre se u petlji proverava da li je kontroler programskim putem zaustavljen i da li je registar podatka raspoloživ za upis podatka iz memorije. Ukoliko je kontroler programskim putem zaustavljen, izlazi se iz petlje i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, u petlji se ostaje sve dok registar podatka ne postane raspoloživ za upis podatka iz memorije. Na početku pri prenosu prve reči registar podatka je uvek raspoloživ, dok će za prenos svake sledeće reči biti raspoloživ tek kada upravljačka jedinica *uprav\_per*, koja je odmah po startovanju kontrolera periferije krenula sa upisivanjem podataka u periferiju, prethodni podatak prenese iz registra podatka u pomoćni registar podatka i zatim započne upis podatka iz pomoćnog registra podatka u periferiju.

Potom se prelazi na dobijanje dozvole korišćenja magistrale radi čitanja podatka iz memorije i upisa u registar podatka. Najpre se u petlji postavlja zahtev za korišćenje magistrale i proverava da li je kontroler programskim putem zaustavljen i da li je procesor

postavio dozvolu za korišćenje magistrale. Ukoliko je kontroler programskim putem zaustavljen, izlazi se iz petlje i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, u petlji se ostaje sve dok procesor ne postavi dozvolu korišćenja magistrale. To će se dogoditi odmah po postavljanju zahteva za korišćenje magistrale ukoliko procesor ne koristi magistralu ili kasnije kada procesor završi sa korišćenjem magistrale.

Kada se utvrdi da je procesor postavio dozvolu za korišćenja magistrale izlazi se iz petlje i ulazi u sledeću petlju u kojoj se adresa i upravljački signal čitanja po linijama magistrale šalju memoriji i čeka da memorija pošalje po linijama podataka magistrale pročitani podatak i po liniji magistrale upravljački signal završetka čitanja.

Po završetku čitanja izlazi se iz petlje i prelazi se na korak u kome se inkrementira sadržaj adresnog registra i dekrementira sadržaj registra broja reči za prenos. Kao rezultat u adresnom registru sa sada nalazi adresa memorije lokacije sa koje treba pročitati sledeći podatak, a u registru broja reči za prenos broj preostalih reči za prenos iz memorije u periferiju. Pored toga postavlja se indikacija da registar podatka nije raspoloživ za upis iz memorije. Ovo je indikacija da upravljačka jedinica *uprav\_per*, koja je odmah po prenošenju prethodnog podatka iz registra podatka u pomoći registar podatka krenula sa njegovim upisom u periferiju, može kada završi sa njegovim upisom u periferiju, da prenese novi podatak najpre iz registra podatka u pomoći registar podatka i da krene sa njegovim upisom u periferiju.

Potom se ponovo proverava da li je kontroler programskim putem zaustavljen i ukoliko je jeste, ukida se zahtev za korišćenje magistrale i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, proverava se da li je kao rezultat dekrementiranja sadržaj brojača reči postao nula, što je indikacija da je završen prenos podataka, ili je još uvek veći od nule, što je indikacija da treba produžiti sa prenosom podataka.

Ukoliko je završen prenos podataka, indikator *prenos završen* statusnog registra se postavlja na aktivnu vrednost i ukoliko je zadat režim rada sa generisanjem prekida, generiše se prekid. Pored toga se ukida zahtev za korišćenje magistrale i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko nije završen, prenos podataka se produžava na dva načina u zavisnosti od toga da li je zadat pojedinačni ili paketski prenos.

Ukoliko nije zadat paketski već pojedinačni prenos, ukida se zahtev za korišćenje magistrale i vraća na korak u kome se najpre čeka da registar podatka postane raspoloživ za upis podatka iz memorije, što će se desiti kada upravljačka jedinica *uprav\_per* prenese prethodni podatak iz registra podatka u pomoći registar podatka i krene sa njegovim upisom u periferiju. Tada se ponavlja već opisani postupak po kome se najpre postavlja dozvola za korišćenje magistrale i po dobijanju dozvole podatak upisuje iz memorije u registar podatka.

Ukoliko je zadat paketski prenos u petlji se proverava da li je kontroler programskim putem zaustavljen i da li je registar podatka raspoloživ za upis podatka iz memorije. Ukoliko je kontroler programskim putem zaustavljen, izlazi se iz petlje i vraća u početni korak u kome se čeka da kontroler bude ponovo startovan. Ukoliko kontroler nije programskim putem zaustavljen, u petlji se ostaje sve dok registar podatka ne postane raspoloživ za upis podatka iz memorije što će se desiti kada upravljačka jedinica *uprav\_per* prenese prethodni podatak iz registra podatka u pomoći registar podatka i krene sa njegovim upisom u periferiju.

Kada se utvrdi da je registar podatka raspoloživ za upis podatka iz memorije izlazi se iz petlje i ulazi u sledeću petlju u kojoj se adresa i upravljački signal čitanja po linijama

magistrale šalju memoriji i čeka da memorija pošalje po linijama podataka magistrale pročitani podatak i po liniji magistrale upravljački signal završetka čitanja.

Po završetku čitanja izlazi se iz petlje i prelazi se na korak u kome se inkrementira sadržaj adresnog registra, dekrementira sadržaj registra broja reči za prenos i ponavlja već opisani postupak na jedan od dva moguća načina u zavisnosti od toga da li je dekrementiranjem sadržaja registra broja reči dobijen sadržaj koju ukazuje da prenos treba završiti ili produžiti.

### 6.3.2.3.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 88) i dat u obliku dijagrama toka upravljačkih signala (slika 89), sekvene upravljačkih signala (tabela 30).

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 89). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala se koriste iskazi za signale i skokove. Iskazi za signale su oblika

**signali i**

**if uslov then signali.**


Prvi iskaz sadri spisak upravljačkih signala blokova operacione jedinice **oper** i određuje signale koji se bezuslovno generišu. Drugi iskaz sadrži uslov i spisak upravljačkih signala blokova operacione jedinice **oper** i određuje koji signali i pod kojim uslovima treba da budu generisani. Iskazi za skokove su oblika

**br step<sub>A</sub> i**

**br (if uslov then step<sub>A</sub>).**

Prvi iskaz sadrži korak na koji treba bezuslovno preći. Drugi iskaz sadrži uslov i korak i određuje na koji korak i pod kojim uslovima treba preći.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvene upravljačkih signala.



Slika 89 Dijagram tokova upravljačkih signala

Tabela 30 Sekvenca upravljačkih signala

! U koraku step<sub>0</sub> se ostaje sve dok je ili signal **CR<sub>2</sub>** bloka *registri* neaktivan ili signal **done** bloka *registri* aktivan. Signal **CR<sub>2</sub>** je neaktivan ili aktivan u zavisnosti od toga da li je ukoliko kontroler periferije zaustavljen ili startovan. Kontroler periferije se startuje programskim putem tako što upravljačka jedinica *uprav\_bus* upisuje u upravljački registar CR<sub>7...0</sub> bloka *registri* sadržaj koji na poziciji razreda CR<sub>2</sub> ima aktivnu vrednost. Upisivanjem aktivne vrednosti u razred CR<sub>2</sub> upravljačkog registra CR<sub>7...0</sub> od strane upravljačke jedinice *uprav\_bus* pokrenuće se upravljačke jedinice

*uprav\_mem* i *uprav\_per*. Prilikom startovanja upravljačka jedinica *uprav\_bus* signalom **stRDDRbus** postavlja flip-flop **RDDR** na aktivnu vrednost. Signal **done** je aktivan ukoliko je sadržaj registra  $WCR_{15...0}$  bloka *registri* nula. Ovo se dešava kada se programskim putem upisivanjem u registar  $WCR_{15...0}$  za veličini bloka zada vrednost nula ili po završetku prenosa bloka podataka. Od preostalih razreda registra  $CR_{7...0}$  za korak  $step_0$  je bitan razred  $CR_0$ , jer korak na koji se prelazi zavisi od vrednosti signala  $CR_0$ . Na poziciji razreda  $CR_0$  je aktivna ili neaktivna vrednost u zavisnosti od toga da li je zadat prenos iz periferije u memoriju ili iz memorije u periferiju, respektivno. U zavisnost od toga da li je aktivna ili neaktivna vrednost signala  $CR_0$  iz koraka  $step_0$  se prelazi na korak  $step_1$  ili  $step_8$ , respektivno. !

step<sub>0</sub>     $br (if (\overline{CR_2} \cdot \overline{done} \cdot CR_0) then step_1),$   
                $br (if (\overline{CR_2} \cdot done \cdot \overline{CR_0}) then step_8),$

! U korak  $step_1$  se dolazi iz koraka  $step_0$  ili  $step_5$ . Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, što znači da je programskim putem upisivanjem neaktivne vrednosti u razred  $CR_2$  upravljačkog registra  $CR_{7...0}$  zaustavljen rad kontrolera, prelazi se u korak  $step_0$ . Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku  $step_1$  ili se prelazi u korak  $step_2$  u zavisnosti od toga da li je aktivna ili neaktivna vrednost signala **RDDR** bloka *registri*. Aktivna vrednost signala **RDDR** je indikacija da upravljačka jedinica *uprav\_per* još uvek nije prenela podatak iz registra  $DRAUX_{7...0}$  bloka *registri* u registar  $DR_{7...0}$  bloka *registri* i da upravljačka jedinica *uprav\_mem* ne može da krene sa prenošenjem podatka iz registra  $DR_{7...0}$  u memoriju. Time se obezbeđuje da upravljačka jedinica *uprav\_mem* zbog aktivne vrednosti signala **RDDR** čeka u koraku  $step_1$ . Tek kada upravljačka jedinica *uprav\_per* prenese podatak, najpre, iz periferije u registar  $DRAUX_{7...0}$ , a zatim iz registra  $DRAUX_{7...0}$  u registar  $DR_{7...0}$  i na kraju signalom **clRDDRper** postavi flip-flop **RDDR** na neaktivnu vrednost, upravljačka jedinica *uprav\_mem* prelazi iz koraka  $step_1$  u korak  $step_2$ . !

step<sub>1</sub>     $br (if \overline{CR_2} then step_0),$   
                $br (if (CR_2 \cdot \overline{RDDR}) then step_2);$

! U korak  $step_2$  se dolazi iz koraka  $step_1$ . U koraku  $step_2$  se generiše aktivna vrednost signala **hreq** kojom se od procesora **CPU** traži dozvola za korišćenje magistrale **BUS**. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, prelazi se u korak  $step_0$ . Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku  $step_2$  ili se prelazi u korak  $step_3$  u zavisnosti od toga da li je neaktivna ili aktivna vrednost signala **hack** procesora **CPU**. Neaktivna vrednost signala **hack** je indikacija procesor još uvek koristi magistralu i da upravljačka jedinica *uprav\_mem* ne može da krene sa prenošenjem podatka iz registra  $DR_{7...0}$  u memoriju. Time se obezbeđuje da upravljačka jedinica *uprav\_mem* zbog neaktivne vrednosti signala **hack** čeka u koraku  $step_2$ . Tek kada procesor završi sa korišćenjem magistrale i signal **hack** postavi na aktivnu vrednost, upravljačka jedinica *uprav\_mem* prelazi iz koraka  $step_2$  u korak  $step_3$ . !

step<sub>2</sub>    **hreq**,  
                $br (if \overline{CR_2} then step_0),$   
                $br (if (CR_2 \cdot hack) then step_3);$

! U korak  $step_3$  se dolazi iz koraka  $step_2$ . U koraku  $step_3$  se obavlja prenos podatka iz registra  $DR_{7...0}$  u memoriju. Kako usvojeni interfejs između procesora **CPU** i kontrolera **DMA** predviđa da kontroler **DMA** drži aktivnu vrednost signala **hreq** sve vreme dok koristi magistralu, to se u koraku  $step_3$  drži aktivna vrednost signala **hreq**. Pored toga u koraku  $step_3$  se aktivnim vrednostima signala **eAR** i **eDR** bloka *registri* sadržaji registara  $AR_{15...0}$  i  $DR_{7...0}$  puštaju na adresne linije  $ABUS_{15...0}$  i linije  $DBUS_{7...0}$  podataka magistrale **BUS** i aktivnom vrednošću signala **wRMKTR** formira aktivna vrednost signala na upravljačkoj liniji **WRBUS** magistrale **BUS**, čime se u memoriji **MEM** startuje operacija upisa. U koraku  $step_3$  se ostaje onoliko perioda signala takta koliko je neophodno da se upis realizuje. Sve vreme dok je processor u koraku  $step_3$  adresa i podatak se prisutni na linijama  $ABUS_{15...0}$  i  $DBUS_{7...0}$  i na liniji **WRBUS** je aktivna vrednost. Po završenom upisu memorija **MEM** generiše aktivnu vrednost signala na upravljačkoj liniji **FCBUS** magistrale **BUS**, pa signal **fcMKTR** bloka *interfejs* postaje aktivan. U koraku  $step_3$  se proverava vrednost signala **fcMKTR** koji vrednostima 0 i 1 ukazuje da upis nije završen i da je upis završen, respektivno. Ukoliko upis nije završen ostaje se u koraku  $step_3$ , dok se u suprotnom slučaju prelazi na korak  $step_4$ . !

step<sub>3</sub>   **hreq, eAR, eDR, wrMKTR,**  
             *br (if (fcMKTR) then step<sub>4</sub>);*

! U korak step<sub>4</sub> se dolazi iz koraka step<sub>3</sub> ili step<sub>7</sub> ostaje jedna perioda signala takta i prelazi u korak step<sub>5</sub>. U koraku step<sub>4</sub> se generisu aktivne vrednosti signala **incAR, decWCR** i **stRDDRmem**. Signalom **incAR** se inkrementira sadržaj adresnog brojača AR<sub>15...0</sub>, tako da njegova vrednost sadrži adresu memorijске lokacije u koju treba upisati sledeći podatak. Signalom **decWR** se dekrementira sadržaj brojača WCR<sub>15...0</sub>, tako da njegova trenutna vrednost ukazuje koliko još podataka treba preneti. Signalom **stRDDRmem** se flip-flop DDR postavlja na aktivnu vrednost. Aktivna vrednost signala flip-flopa DDR je indikacija da je upravljačka jedinica *uprav\_mem* prenela sadržaj registra DR<sub>7...0</sub> u memoriju i da upravljačka jedinica *uprav\_per* može novi podatak da prenese iz registra DRAUX<sub>7...0</sub> u registar DR<sub>7...0</sub>. Pri aktivnoj vrednosti signala **CR<sub>7</sub>** generiše se aktivna vrednost signala **hreq**. Neaktivna i aktivna vrednost signala **CR<sub>7</sub>** određuju da li je zadat režim rada sa pojedinačnim ili paketskim prenosom podataka, respektivno. Ovo je posledica usvojenog interfejsa između procesora **CPU** i kontrolera **DMA** koji predviđa da je pri paketskom prenosu magistrala u posedu kontrolera **DMA** dok se ne obavi prenos kompletognog bloka podataka što se obezbeđuje držanjem aktivne vrednosti signala **hreq**. !

step<sub>4</sub>   **incAR, decWCR, stRDDRmem,**  
             *if CR<sub>7</sub> then hreq,*  
             *br step<sub>5</sub>;*

! U korak step<sub>5</sub> se dolazi iz koraka step<sub>4</sub>, ostaje jedna perioda signala takta i prelazi u korak step<sub>0</sub>, step<sub>1</sub> ili step<sub>5</sub>. U koji će se od ovih korak preći zavisi od vrednosti signala **CR<sub>2</sub>, done, CR<sub>1</sub>** i **CR<sub>7</sub>** bloka *registri*. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, korak u koji će se preći najpre zavisi od vrednosti signala **done**. Neaktivna i aktivna vrednost signala **done** se formiraju u zavisnosti od toga da li je sadržaj registra WCR<sub>15...0</sub> bloka *registri* različit od nule ili je nula i služe kao indikacija da prenos podataka nije ili jeste kompletiran, respektivno. Pri aktivnoj vrednosti signala **done** prenos podataka se završava prelaskom na korak step<sub>0</sub>. Pri aktivnim vrednostima signala **CR<sub>2</sub>** i **done** generiše se signal **stSR0mem** bloka *registri*. Signalom **stSR0mem** se upisuje aktivna vrednost u razred SR<sub>0</sub> statusnog registra SR<sub>7...0</sub> bloka *registri*. Ovaj razred odgovara bitu spremnost i njegova aktivna vrednost služi kao indikacija procesoru da je prenos kompletiran i da procesor može programskim putem da zaustavi kontroler periferije. Ukoliko je pri aktivnim vrednostima signala **CR<sub>2</sub>** i **done** i signal **CR<sub>1</sub>** aktivovan, generiše se signal **intrmem** bloka *interfejs*. Ovim signalom se pokreće generisanje signala prekida, da bi processor skočio na odgovarajuću prekidnu rutinu i u okvиру nje programskim putem zaustavio kontroler periferije. Prenos podataka se nastavlja prelaskom iz koraka step<sub>5</sub> u korak step<sub>1</sub> ili step<sub>6</sub> kada je kontroler periferije startovan i kada je zadata veličina bloka različita od nule, na šta ukazuju aktivna i neaktivna vrednost signala **CR<sub>2</sub>** i **done**, respektivno. U korak step<sub>1</sub> ili step<sub>6</sub> se prelazi u zavisnosti od toga da li je vrednostima 0 i 1 signala **CR<sub>7</sub>** zadat pojedinačni ili paketski prenos bloka podataka, respektivno. Pored toga pri aktivnoj vrednosti signala **CR<sub>7</sub>** generiše se aktivna vrednost signala **hreq**. Ovo je posledica usvojenog interfejsa između procesora **CPU** i kontrolera **DMA** koji predviđa da je pri paketskom prenosu magistrala u posedu kontrolera **DMA** dok se ne obavi prenos kompletognog bloka podataka što se obezbeđuje držanjem aktivne vrednosti signala **hreq**. !

step<sub>5</sub>   *br (if CR<sub>2</sub> then step<sub>0</sub>),*  
             *if (CR<sub>2</sub>·done) then stSR0mem,*  
             *if (CR<sub>2</sub>·done·CR<sub>1</sub>) then intrmem,*  
             *br (if (CR<sub>2</sub>·done) then step<sub>0</sub>);*  
             *br (if (CR<sub>2</sub>·done · CR<sub>7</sub>) then step<sub>1</sub>),*  
             *if (CR<sub>2</sub>·done · CR<sub>7</sub>) then hreq,*  
             *br (if (CR<sub>2</sub>·done · CR<sub>7</sub>) then step<sub>6</sub>),*

! U korak step<sub>6</sub> se dolazi iz koraka step<sub>5</sub> jedino kada je zadat paketski prenos bloka podataka. U koraku step<sub>6</sub> se aktivnom vrednošću signala **hreq** obezbeđuje da magistrala ostaje u posedu kontrolera do kompletiranja paketskog prenosa bloka podataka. Pored toga na isti način kao i u koraku step<sub>1</sub> se

ukoliko je neaktivna vrednost signala **CR<sub>2</sub>** prelazi u korak step<sub>0</sub> i ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>6</sub> ili se prelazi u korak step<sub>7</sub> u zavisnosti od toga da li je aktivna ili neaktivna vrednost signal **RDDR** bloka *registri*.

step<sub>6</sub>    **hreq**,  
               *br (if CR<sub>2</sub> then step<sub>0</sub>)*,  
               *br (if (CR<sub>2</sub>·RDDR) then step<sub>7</sub>)*;

! U korak step<sub>7</sub> se dolazi iz koraka step<sub>6</sub>. U koraku step<sub>3</sub> se obavlja prenos podatka iz registra DR<sub>7...0</sub> u memoriju na isti način kao i u koraku step<sub>3</sub> i prelazi na korak step<sub>4</sub>.

step<sub>7</sub>    **hreq, eAR, eDR, wrMKTR**,  
               *br (if (fcMKTR) then step<sub>4</sub>)*;

! U korak step<sub>8</sub> se dolazi iz koraka step<sub>0</sub> ili step<sub>C</sub>. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, što znači da je programskim putem upisivanjem neaktivne vrednosti u razred CR<sub>2</sub> upravljačkog registra CR<sub>7...0</sub> zaustavljen rad kontrolera, prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>8</sub> ili se prelazi u korak step<sub>9</sub>, u zavisnosti od toga da li je aktivna ili neaktivna vrednost signal **WRDR** bloka *registri*. Aktivna vrednost signala **WRDR** je indikacija da upravljačka jedinica *uprav\_per* još uvek nije prenela prethodni podatak iz registra DR<sub>7...0</sub> bloka *registri* u registar DRAUX<sub>7...0</sub> bloka *registri* i da upravljačka jedinica *uprav\_mem* ne može da pređe na korak step<sub>9</sub> radi prenošenja sledećeg podatka iz memorije u registar DR<sub>7...0</sub>. Tek kada upravljačka jedinica *uprav\_per* prihvati podatak iz registra DR<sub>7...0</sub> u registar DRAUX<sub>7...0</sub>, krene sa njegovim prenošenjem iz registra DRAUX<sub>7...0</sub> u periferiju i signalom **clWRDRper** postavi flip-flop WRDR na neaktivnu vrednost, upravljačka jedinice *uprav\_mem* prelazi iz koraka step<sub>8</sub> u korak step<sub>9</sub>. Na početku u registru DR<sub>7...0</sub> još uvek nema podatka i signal **WRDR** je neaktivovan, pa upravljačka jedinica *uprav\_mem* odmah prelazi iz koraka step<sub>8</sub> u korak step<sub>9</sub>. !

step<sub>8</sub>    *br (if CR<sub>2</sub> then step<sub>0</sub>)*,  
               *br (if (CR<sub>2</sub>·WRDR) then step<sub>9</sub>)*;

! U korak step<sub>9</sub> se dolazi iz koraka step<sub>8</sub>. U koraku step<sub>9</sub> se generiše aktivna vrednost signala **hreq** kojom se od procesora **CPU** traži dozvola za korišćenje magistrale **BUS**. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku step<sub>2</sub> ili se prelazi u korak step<sub>A</sub> u zavisnosti od toga da li je neaktivna ili aktivna vrednost signala **hack** procesora **CPU**. Neaktivna vrednost signala **hack** je indikacija procesor još uvek koristi magistralu i da upravljačka jedinica *uprav\_mem* ne može da krene sa prenošenjem podatka iz memorije u registar DR<sub>7...0</sub>. Time se obezbeđuje da upravljačka jedinica *uprav\_mem* zbog neaktivne vrednosti signala **hack** čeka u koraku step<sub>9</sub>. Tek kada procesor završi sa korišćenjem magistrale i signal **hack** postavi na aktivnu vrednost, upravljačka jedinica *uprav\_mem* prelazi iz koraka step<sub>9</sub> u korak step<sub>A</sub>. !

step<sub>9</sub>    **hreq**,  
               *br (if CR<sub>2</sub> then step<sub>0</sub>)*,  
               *br (if (CR<sub>2</sub>·hack) then step<sub>A</sub>)*;

! U korak step<sub>A</sub> se dolazi iz koraka step<sub>9</sub>. U koraku step<sub>9</sub> se obavlja prenos podatka iz memorije u registar DR<sub>7...0</sub>. Kako usvojeni interfejs između procesora **CPU** i kontrolera **DMA** predviđa da kontroler **DMA** drži aktivnu vrednost signala **hreq** sve vreme dok koristi magistralu, to se u koraku step<sub>A</sub> drži aktivna vrednost signala **hreq**. Pored toga u koraku step<sub>A</sub> se aktivnom vrednošću signala **eAR** bloka *registri* sadržaj registra AR<sub>15...0</sub> pušta na adresne linije ABUS<sub>15...0</sub> magistrale **BUS** i aktivnom vrednošću signala **rdMKTR** formira aktivna vrednost signala na upravljačkoj liniji **RDBUS** magistrale **BUS**, čime se u memoriji **MEM** startuje operacija čitanja. U koraku step<sub>A</sub> se ostaje onoliko perioda signala takta koliko je neophodno da se čitanje realizuje. Sve vreme dok je processor u koraku step<sub>A</sub> adresa je prisutna na linijama ABUS<sub>15...0</sub> i na liniji **RDBUS** aktivna vrednost. Po završenom čitanju memorija **MEM** otvara bafere sa tri stanja i na linije podataka DBUS<sub>7...0</sub> magistrale pušta pročitanu vrednost i generiše aktivnu vrednost signala na upravljačkoj liniji **FCBUS** magistrale **BUS**. U koraku step<sub>A</sub> se proverava vrednost signala **fcMKTR** bloka *registri*

koji vrednostima 0 i 1 ukazuje da upis nije završen i da je upis završen, respektivno. Ukoliko upis nije završen ostaje se u koraku step<sub>A</sub>, dok se u suprotnom slučaju prelazi na korak step<sub>B</sub>. !

step<sub>A</sub>   **hreq, eAR, rdMKTR,**  
               *br (if fcMKTR then step<sub>B</sub>);*

! U korak step<sub>B</sub> se dolazi iz koraka step<sub>A</sub> ili step<sub>E</sub> ostaje jedna perioda signala takta i prelazi u korak step<sub>C</sub>. U koraku step<sub>B</sub> se generišu aktivne vrednosti signala **incAR, decWCR** i **stWRDRmem**. Signalom **incAR** se inkrementira sadržaj adresnog brojača AR<sub>15...0</sub>, tako da njegova vrednost sadrži adresu memorijske lokacije sa koje treba pročitati sledeći podatak. Signalom **decWR** se dekrementira sadržaj brojača WCR<sub>15...0</sub>, tako da njegova trenutna vrednost ukazuje koliko još podataka treba preneti. Signalom **stWRDRmem** se flip-flop WRDR postavlja na aktivnu vrednost. Aktivna vrednost signala **WRDR** je indikacija da je upravljačka jedinica *uprav\_mem* prenela podatak iz memorije u registar DR<sub>7...0</sub> i da upravljačka jedinica *uprav\_per* može da prihvati podatak iz registra DR<sub>7...0</sub> u registar DRAUX<sub>7...0</sub> i krene sa njegovim slanjem iz registra DRAUX<sub>7...0</sub> u periferiju. Pri aktivnoj vrednosti signala **CR<sub>7</sub>** generiše se aktivna vrednost signala **hreq**. Neaktivna i aktivna vrednost signala **CR<sub>7</sub>** određuju da li je zadat režim rada sa pojedinačnim ili paketskim prenosom podataka, respektivno. Ovo je posledica usvojenog interfejsa između procesora **CPU** i kontrolera **DMA** koji predviđa da je pri paketskom prenosu magistrala u posedu kontrolera **DMA** dok se ne obavi prenos komplettnog bloka podataka što se obezbeđuje držanjem aktivne vrednosti signala **hreq**. !

step<sub>B</sub>   **incAR, decWCR, stWRDRmem,**  
               *if CR<sub>7</sub> then hreq,*  
               *br step<sub>C</sub>;*

! U korak step<sub>C</sub> se dolazi iz koraka step<sub>B</sub>, ostaje jedna perioda signala takta i prelazi u korak step<sub>0</sub>, step<sub>8</sub> ili step<sub>D</sub>. U koji će se od ovih korak preći zavisi od vrednosti signala **CR<sub>2</sub>, done, CR<sub>1</sub>** i **CR<sub>7</sub>** bloka *registri*. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, prelazi se u korak step<sub>0</sub>. Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, korak u koji će se preći najpre zavisi od vrednosti signala **done**. Neaktivna i aktivna vrednost signala **done** se formiraju u zavisnosti od toga da li je sadržaj registra WCR<sub>15...0</sub> bloka *registri* različit od nule ili je nula i služe kao indikacija da prenos podataka nije ili jeste kompletiran, respektivno. Pri aktivnoj vrednosti signala **done** prenos podataka se završava prelaskom na korak step<sub>0</sub>. Pri aktivnim vrednostima signala **CR<sub>2</sub>** i **done** generiše se signal **stSR0mem** bloka *registri*. Signalom **stSR0mem** se upisuje aktivna vrednost u razred SR<sub>0</sub> statusnog registra SR<sub>7...0</sub> bloka *registri*. Ovaj razred odgovara bitu spremnost i njegova aktivna vrednost služi kao indikacija procesoru da je prenos kompletiran i da procesor može programskim putem da zaustavi kontroler periferije. Ukoliko je pri aktivnim vrednostima signala **CR<sub>2</sub>** i **done** i signal **CR<sub>1</sub>** aktivan, generiše se signal **intrmem** bloka *interfejs*. Ovim signalom se pokreće generisanje signala prekida, da bi processor skočio na odgovarajuću prekidnu rutinu i u okvuru nje programskim putem zaustavio kontroler periferije. Prenos podataka se nastavlja prelaskom iz koraka step<sub>C</sub> u korak step<sub>8</sub> ili step<sub>D</sub> kada je kontroler periferije startovan i kada je zadata veličina bloka različita od nule, na šta ukazuju aktivna i neaktivna vrednost signala **CR<sub>2</sub>** i **done**, respektivno. U korak step<sub>8</sub> ili step<sub>D</sub> se prelazi u zavisnosti od toga da li je vrednostima 0 i 1 signala **CR<sub>7</sub>** zadat pojedinačni ili paketski prenos bloka podataka, respektivno. Pored toga pri aktivnoj vrednosti signala **CR<sub>7</sub>** generiše se aktivna vrednost signala **hreq**. Ovo je posledica usvojenog interfejsa između procesora **CPU** i kontrolera **DMA** koji predviđa da je pri paketskom prenosu magistrala u posedu kontrolera **DMA** dok se ne obavi prenos komplettnog bloka podataka što se obezbeđuje držanjem aktivne vrednosti signala **hreq**. !

step<sub>C</sub>   *br (if CR<sub>2</sub> then step<sub>0</sub>),*  
               *if (CR<sub>2</sub>·done) then stSR0mem,*  
               *if (CR<sub>2</sub>·done·CR<sub>1</sub>) then intrmem,*  
               *br (if (CR<sub>2</sub>·done) then step<sub>0</sub>),*  
               *br (if (CR<sub>2</sub>·done·CR<sub>7</sub>) then step<sub>8</sub>),*  
               *if (CR<sub>2</sub>·done·CR<sub>7</sub>) then hreq,*  
               *br (if (CR<sub>2</sub>·done·CR<sub>7</sub>) then step<sub>D</sub>),*

! U korak  $\text{step}_D$  se dolazi iz koraka  $\text{step}_C$ . U koraku  $\text{step}_D$  se aktivnom vrednošću signala **hreq** obezbeđuje da magistrala ostaje u posedu kontrolera do kompletiranja paketskog prenosa bloka podataka. Ukoliko je neaktivna vrednost signala **CR<sub>2</sub>**, što znači da je programskim putem upisivanjem neaktivne vrednosti u razred **CR<sub>2</sub>** upravljačkog registra **CR<sub>7...0</sub>** zaustavljen rad kontrolera, prelazi se u korak  $\text{step}_0$ . Ukoliko je aktivna vrednost signala **CR<sub>2</sub>**, ili se ostaje u koraku  $\text{step}_D$  ili se prelazi u korak  $\text{step}_E$  u zavisnosti od toga da li je aktivna ili neaktivna vrednost signala **WRDR** bloka *registri*. Aktivna vrednost signala **WRDR** je indikacija da upravljačka jedinica *uprav\_per* još uvek nije prenela prethodni podatak iz registra **DR<sub>7...0</sub>** bloka *registri* u registar **DRAUX<sub>7...0</sub>** bloka *registri* i da upravljačka jedinica *uprav\_mem* ne može da pređe na korak  $\text{step}_E$  radi prenošenja sledećeg podatka iz memorije u registar **DR<sub>7...0</sub>**. Tek kada upravljačka jedinica *uprav\_per* prihvati podatak iz registra **DR<sub>7...0</sub>** u registar **DRAUX<sub>7...0</sub>**, kreće sa njegovim prenošenjem iz registra **DRAUX<sub>7...0</sub>** u periferiju i signalom **clWRDRper** postavi flip-flop **WRDR** na neaktivnu vrednost, upravljačka jedinica *uprav\_mem* prelazi iz koraka  $\text{step}_D$  u korak  $\text{step}_E$  !

$\text{step}_D \quad \text{hreq},$   
 $\quad br (if \overline{\text{CR}_2} \quad then \text{step}_0),$   
 $\quad br (if (\text{CR}_2 \cdot \overline{\text{WRDR}}) \quad then \text{step}_E);$

! U korak  $\text{step}_E$  se dolazi iz koraka  $\text{step}_D$ . U koraku  $\text{step}_E$  se obavlja prenos podatka iz memorije u registar **DR<sub>7...0</sub>**. Kako usvojeni interfejs između procesora **CPU** i kontrolera **DMA** predviđa da kontroler **DMA** drži aktivnu vrednost signala **hreq** sve vreme dok koristi magistralu, to se u koraku  $\text{step}_A$  drži aktivna vrednost signala **hreq**. Pored toga u koraku  $\text{step}_E$  se aktivnom vrednošću signala **eAR** bloka *registri* sadržaj registra **AR<sub>15...0</sub>** pušta na adresne linije **ABUS<sub>15...0</sub>** magistrale **BUS** i aktivnom vrednošću signala **rdMKTR** formira aktivna vrednost signala na upravljačkoj liniji **RDBUS** magistrale **BUS**, čime se u memoriji **MEM** startuje operacija čitanja. U koraku  $\text{step}_E$  se ostaje onoliko perioda signala takta koliko je neophodno da se čitanje realizuje. Sve vreme dok je processor u koraku  $\text{step}_E$  adresa je prisutna na linijama **ABUS<sub>15...0</sub>** i na liniji **RDBUS** je aktivna vrednost. Po završenom čitanju memorija **MEM** otvara bafere sa tri stanja i na linije podataka **DBUS<sub>7...0</sub>** magistrale pušta pročitanu vrednost i generiše aktivnu vrednost signala na upravljačkoj liniji **FCBUS** magistrale **BUS**. U koraku  $\text{step}_E$  se proverava vrednost signala **fcMKTR** bloka *registri* koji vrednostima 0 i 1 ukazuje da upis nije završen i da je upis završen, respektivno. Ukoliko upis nije završen ostaje se u koraku  $\text{step}_E$ , dok se u suprotnom slučaju prelazi na korak  $\text{step}_B$  !

$\text{step}_E \quad \text{hreq}, \text{eAR}, \text{rdMKTR},$   
 $\quad br (if \text{fcMKTR} \quad then \text{step}_B);$

### 6.3.2.3.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 90. Upravljačka jedinica se sastoji od sledećih blokova:


- blok *brojač koraka*,
- blok *dekoder koraka* i
- blok *generisanje upravljačkih signala*.

Blok *brojač koraka* sadrži brojač **CNT<sub>3...0</sub>**. Brojač **CNT<sub>3...0</sub>** svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač **CNT<sub>3...0</sub>** može da radi u sledećim režimima:

- režim inkrementiranja,
- režim skoka i
- režim čekanja.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača **CNT<sub>3...0</sub>** za jedan čime se obezbeđuje sekvensijalno generisanje upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 30). Ovaj

režim rada se realizuje neaktivnom vrednošću signala **IdCNT** i aktivnom vrednošću signala **incCNT**.



Slika 90 Struktura upravljačke jedinice *uprav\_mem*

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač  $CNT_{3 \dots 0}$  čime se obezbeđuje odstupanje od sekvenčnog generisanja upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ozičene realizacije (tabela 30). Ovaj režim rada se realizuje aktivnom vrednošću signala **IdCNT**, neaktivnom vrednošću signala **incCNT** i kombinacijom aktivnih i neaktivnih vrednosti signala **val<sub>0</sub>**, **val<sub>1</sub>**, **val<sub>4</sub>**, **val<sub>8</sub>** i **val<sub>B</sub>** koja odgovara vrednosti koju treba upisati u brojač  $CNT_{3 \dots 0}$ .

U režimu čekanja pri pojavi signala takta ne menja se vrednost brojača  $CNT_{3 \dots 0}$ . Ovaj režim rada se obezbeđuje neaktivnim vrednostima signala **IdCNT** i **incCNT**.

Blok *dekoder koraka* sadrži dekoder DC. Na ulaze dekodera DC vode se izlazi brojača  $CNT_{3 \dots 0}$ . Dekodovana stanja brojača  $CNT_{3 \dots 0}$  pojavljuju se kao signali  $T_0$  do  $T_F$  na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 30) dodeljeno je po jedno stanje brojača  $CNT_{3 \dots 0}$  određeno vrednošću signala  $T_0$  do  $T_F$  i to koraku step<sub>0</sub> signal  $T_0$ , koraku step<sub>1</sub> signal  $T_1$ , itd.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala  $T_0$  do  $T_E$ , koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova **done** do **WRDR**, koji

dolaze iz bloka *registri*, i **hack**, koji dolazi iz bloka *interfejs*, i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 30) generišu dve grupe upravljačkih signala i to:

- upravljačke signale blokova operacione jedinice ***oper*** i
- upravljačke signale upravljačke jedinice ***uprav\_mem***.

Upravljački signali blokova operacione jedinice ***oper*** se daju posebno za blok *registri* i blok *interfejs*.

Upravljački signali bloka *registri* se generišu na sledeći način:

- **stSR0mem** =  $\overline{\text{CR}_2 \cdot \text{done}} \cdot T_5 + \overline{\text{CR}_2 \cdot \text{done}} \cdot T_c$
- **stRDDRmem** =  $T_4$
- **stWRDRmem** =  $T_B$
- **eAR** =  $T_3 + T_7 + T_A + T_E$
- **eDR** =  $T_3 + T_7$
- **incAR** =  $T_4 + T_B$
- **decWR** =  $T_4 + T_B$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova *registri* i *interfejs* operacione jedinice ***oper*** i to:

- **done** — blok *registri*,
- **CR<sub>2</sub>** — blok *registri*,

Upravljački signali bloka *interfejs* se generišu na sledeći način:

- **wrMKTR** =  $T_3 + T_7$
- **rdMKTR** =  $T_A + T_E$
- **intrmem** =  $\overline{\text{CR}_2 \cdot \text{done}} \cdot \overline{\text{CR}_1 \cdot T_5} + \overline{\text{CR}_2 \cdot \text{done}} \cdot \overline{\text{CR}_1 \cdot T_c}$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova *registri* i *interfejs* operacione jedinice ***oper*** i to:

- **done** — blok *registri*,
- **CR<sub>2</sub>** — blok *registri*,
- **CR<sub>1</sub>** — blok *registri*.

Upravljački signali upravljačke jedinice ***uprav\_mem*** se generišu na sledeći način:

- **ldCNT** =  $\overline{\text{val}_0} + \overline{\text{val}_1} + \overline{\text{val}_4} + \overline{\text{val}_8} + \overline{\text{val}_B}$
- $\overline{\text{val}_0} = \overline{\text{CR}_2} \cdot T_1 + \overline{\text{CR}_2} \cdot T_2 + \overline{\text{CR}_2} \cdot T_5 + \overline{\text{CR}_2 \cdot \text{done}} \cdot T_5 + \overline{\text{CR}_2} \cdot T_6 + \overline{\text{CR}_2} \cdot T_8 + \overline{\text{CR}_2} \cdot T_9 + \overline{\text{CR}_2} \cdot T_C + \overline{\text{CR}_2 \cdot \text{done}} \cdot T_C + \overline{\text{CR}_2} \cdot T_D$
- $\overline{\text{val}_1} = \overline{\text{CR}_2 \cdot \text{done}} \cdot \overline{\text{CR}_7} \cdot T_5$
- $\overline{\text{val}_4} = \overline{\text{fcMKTR}} \cdot T_7$
- $\overline{\text{val}_8} = \overline{\text{CR}_2 \cdot \text{done}} \cdot \overline{\text{CR}_0} \cdot T_0 + \overline{\text{CR}_2 \cdot \text{done}} \cdot \overline{\text{CR}_7} \cdot T_C$
- $\overline{\text{val}_B} = \overline{\text{fcMKTR}} \cdot T_E$
- $\overline{\text{incCNT}} = \overline{\text{CR}_2 \cdot \text{done}} \cdot \overline{\text{CR}_0} \cdot T_0 + \overline{\text{CR}_2 \cdot \overline{\text{RDDR}}} \cdot \overline{T_1} + \overline{\text{CR}_2 \cdot \text{hack}} \cdot \overline{T_2} + \overline{\text{fcMKTR}} \cdot \overline{T_3} + \overline{T_4} + \overline{\text{CR}_2 \cdot \overline{\text{done}}} \cdot \overline{\text{CR}_7} \cdot \overline{T_5} + \overline{\text{CR}_2 \cdot \overline{\text{RDDR}}} \cdot \overline{T_6} + \overline{\text{CR}_2 \cdot \overline{\text{WRDR}}} \cdot \overline{T_8} + \overline{\text{CR}_2 \cdot \text{hack}} \cdot \overline{T_9} + \overline{\text{fcMKTR}} \cdot \overline{T_A} + \overline{T_B} + \overline{\text{CR}_2 \cdot \overline{\text{done}}} \cdot \overline{\text{CR}_7} \cdot \overline{T_C} + \overline{\text{CR}_2 \cdot \overline{\text{WRDR}}} \cdot \overline{T_D}$


Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz blokova *registri* i *interfejs* operacione jedinice ***oper*** i to:

- **done** — blok *registri*,

- **CR<sub>0</sub>** — blok *registri*,
- **CR<sub>2</sub>** — blok *registri*,
- **CR<sub>7</sub>** — blok *registri*,
- **fcMKTR** — blok *interfejs*,
- **RDDR** — blok *registri*,
- **WRDR** — blok *registri*,
- **hack** — blok *interfejs*.

## 6.4 KONTROLER ZA GENERISANJE IMPULSA

U ovoj glavi se daje organizacija kontrolera za generisanje impulsa **TMR** (slika 91). Kontroler **TMR** se sastoji iz operacione jedinice **oper** i upravljačke jedinice **uprav**.



Slika 91 Organizacija generatora impulsa **TMR**


Operaciona jedinica **oper** je kompozicija kombinacionih i sekvensijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova. Upravljačka jedinica **uprav** je kompozicija kombinacionih i sekvensijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala prema algoritmu generisanja upravljačkih signala operacione jedinice i signala logičkih uslova.

Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.

### 6.4.1 Operaciona jedinica

Operaciona jedinica **oper** sadrži upravljačke registre CR<sub>2</sub> i WCR<sub>15...0</sub> i kombinacione i sekvensijalne prekidačke mreže za realizaciju ciklusa na magistrali u kojima je kontroler sluga (slika 92).

Registrar CR<sub>2</sub> je jednororazredni upravljački registrar koji sadrži bit *start*. U registrar CR<sub>2</sub> se, generisanjem aktivne vrednosti signala **CRin** upisuje sadržaj sa linije podataka DBUS<sub>2</sub> magistrale. Sadržaj registra CR<sub>2</sub> proširen nulama do dužine 8 bitova se pri aktivnoj vrednosti signala **CRout** propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7..0</sub> magistrale.



Slika 92 Operaciona jedinica *oper*

Registrar  $WCR_{15..0}$  je 16-to razredni register u kome se čuva vreme, zadato kao broj perioda signala takta, koje treba da protekne od trenutka startovanja kontrolera do trenutka generisanja impulsa trajanja jedna perioda signala takta. Broj perioda signala takta se u registar  $WCR_{15..0}$  upisuje programskim putem u dva ciklusa na magistrali. Signalom **WCRHin** se u 8 starijih razreda registra  $WCR_{15..8}$  upisuje sadržaj sa linija podataka  $DBUS_{7..0}$  magistrale, dok se signalom **WCRLin** u 8 mlađih razreda registra  $WCR_{7..0}$  upisuje sadržaj sa linija podataka  $DBUS_{7..0}$  magistrale. Sadržaj registra  $WCR_{15..0}$  se čita programskim putem u dva ciklusa na magistrali. Signalom **WCRHout** se 8 starijih razreda

registra  $WCR_{15..8}$  propušta kroz bafere sa tri stanja na linije podataka  $DBUS_{7..0}$  magistrale, dok se signalom **WCRLout** 8 mlađih razreda registra  $WCR_{7..0}$  propušta kroz bafere sa tri stanja na linije podataka  $DBUS_{7..0}$  magistrale.

Kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je kontroler sluga formiraju signale **rdTMR** i **wrTMR** upravljačke jedinice *uprav\_bus* i **FCBUS** magistrale **BUS** (slika 92). Signali **rdTMR** i **wrTMR** se formiraju na osnovu signala  $ABUS_{15..0}$  sa adresnih linija magistrale i signala **RDBUS** i **WRBUS** sa upravljačkih linija magistrale. Signal **FCBUS** se formira na osnovu signala **fcTMR** upravljačke jedinice *uprav\_bus*.

Pri realizaciji ciklusa čitanja na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$  i upravljačku liniju **RDBUS** magistrale i na njih izbacuje adresu i aktivnu vrednost signala čitanja, respektivno, čime se u kontroleru kao slugi startuje čitanje adresiranog registra. Kontroler po završenom čitanju otvara bafere sa tri stanja za linije podataka  $DBUS_{7..0}$  i upravljačku liniju **FCBUS** magistrale i na njih izbacuje sadržaj adresiranog registra i aktivnu vrednost signala završetka operacije čitanja u kontroleru. Procesor prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$  i upravljačku liniju **RDBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za linije podataka  $DBUS_{7..0}$  i upravljačku liniju **FCBUS** magistrale.

Pri realizaciji ciklusa upisa na magistrali procesor kao gazda otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju **WRBUS** magistrale i na njih izbacuje adresu, podatak i aktivnu vrednost signala upisa, respektivno, čime se u kontroleru kao slugi startuje upis u adresirani registar. Kontroler po završenom upisu otvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale i na nju izbacuje aktivnu vrednost signala završetka operacije upisa u kontroleru. Procesor zatvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju **WRBUS** magistrale, dok kontroler zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Signali **rdTMR** i **wrTMR** imaju vrednosti upravljačkih signala **RDBUS** i **WRBUS** magistrale, respektivno, kada je aktivna vrednost signala **select** i neaktivne vrednosti kada je neaktivna vrednost signala **select**. Signal **rdTMR** je kao i signal **RDBUS** aktivan za vreme operacije čitanja nekog registra kontrolera, dok je signal **wrTMR** kao i signal **WRBUS** aktivan za vreme operacije upisa u neki od registara kontrolera.

Signal **select** ima aktivnu vrednost ukoliko se na adresnim linijama  $ABUS_{15..0}$  magistrale nalazi adresa iz opsega adresa dodeljenih registrima kontrolera za generisanje impulsa **TMR**. Celokupan opseg adresa od 0000h do FFFFh podeljen je na opseg adresa od 0000h do EFFFh, koje su dodeljene memoriji **MEM**, i opseg adresa od F000h do FFFFh, koje su dodeljene registrima po svim kontrolerima periferija. Opseg adresa koje su dodeljene registrima po kontrolerima periferija je predviđen za adresiranje registara u najviše 64 kontrolera i to najviše 64 registra unutar određenog kontrolera. Pri tome prilikom adresiranja nekog od registara kontrolera sadržaj na adresnim linijama  $ABUS_{15..0}$  magistrale ima sledeću strukturu: bitovi  $ABUS_{15..12}$  su sve jedinice, bitovi  $ABUS_{11..6}$  određuju broj kontrolera i bitovi  $ABUS_{5..0}$  adresu registra unutar kontrolera. Broj kontrolera periferije za određeni kontroler periferije se postavlja mikroprekidačima na jednu od vrednosti u opsegu 0 do 63. Registrima CR<sub>2</sub>,  $WCR_{15..8}$  i  $WCR_{7..0}$  su unutar opsega adresa datog kontrolera dodeljene adrese 0, 2 i 3, pa

bitovi ABUS<sub>5...2</sub> mora da budu nule dok se njihovo pojedinačno adresiranje realizuje bitovima ABUS<sub>1</sub> i ABUS<sub>0</sub>.

Na osnovu usvojene strukture adresa signal **select** ima aktivnu vrednost ukoliko su na adresnim linijama ABUS<sub>15...12</sub> magistrale sve jedinice, na adresnim linijama ABUS<sub>11...6</sub> se nalazi vrednost koja odgovara vrednosti postavljenoj mikroprekidačima i na adresnim linijama ABUS<sub>5...2</sub> sve nule. Signali selCR, selWCRH i selWCRL se dobijaju na izlazima 0, 2 i 3 dekodera DC na osnovu vrednosti signala ABUS<sub>1</sub>, ABUS<sub>0</sub> i select sa ulaza 1, 0 i E, respektivno. Pri neaktivnoj vrednosti signala **select** i signali selCR, selWCRH i selWCRL su neaktivni. Pri aktivnoj vrednosti signala **select** jedan od signala selCR, selWCRH i selWCRL postaje aktivni i to signal određen binarnom vrednošću signala ABUS<sub>1</sub> i ABUS<sub>0</sub>.

Signal **select** ima neaktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...0</sub> magistrale ne nalazi adresa iz opsega adresa dodeljenih registrima kontrolera periferije, pri čemu to može da bude ili adresa memorijske lokacije ili registra iz nekog drugog kontrolera periferije. Tada se formiraju neaktivne vrednosti signala rdTMR i wrTMR bez obzira na vrednosti signala RDBUS i WRBUS, respektivno.

Kombinaciona mreža za generisanje upravljačkog signala **FCBUS** magistrale generiše ovaj signal na osnovu signala fcTMR. Pri neaktivnoj vrednosti signala fcTMR na liniji signala **FCBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala fcTMR na liniji signala **FCBUS** aktivna vrednost. Signal fcTMR ima neaktivnu ili aktivnu vrednost u zavisnosti od toga da li je u kontroleru operacija čitanja ili upisa u toku ili je završena, respektivno.

#### 6.4.2 Upravljačka jedinica

Upravljačka jedinica **uprav** se sastoji iz dva dela:

- upravljačke jedinice magistrale *uprav\_bus* i
- upravljačke jedinice generisanja impulsa *uprav\_intr*.

Upravljačka jedinica *uprav\_bus* omogućuje da processor **CPU** kao gazda realizuje u kontroleru kao slugi upisivanje sadržaja u registre i čitanje sadržaja iz registara. Upisivanjem u upravljački registar sadržaja koji na poziciji bita *start* ima vrednost 1 startuje upravljačka jedinica *uprav\_intr*, koja generiše impuls **intr** po odbrojavanju onoliko perioda signala takta koliko je to zadato sadržajem registra WCR<sub>15...0</sub>. Upisivanjem u upravljački registar sadržaja koji na poziciji bita *start* ima vrednost 0, zaustavlja se upravljačka jedinica *uprav\_intr*.

Struktura i opis upravljačkih jedinica *uprav\_bus* i *uprav\_intr* se daju u daljem tekstu.

##### 6.4.2.1 Upravljačka jedinica magistrale


U ovom odeljku se daju dijagram tokova operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav\_bus*.

###### 6.4.2.1.1 Dijagram toka operacija

Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 93). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U dijagrama toka operacija stalno se vrši provera da li je procesor startovan u kontroleru ciklus čitanja ili ciklus upisa, pri čemu se procesor ponaša kao gazda, a kontroler kao sluga. Ako nije startovan ni ciklus čitanja ni ciklus upisa nema izvršavanja mikrooperacija. Ako je

startovan jedan od ova dva ciklusa izvršavaju se mikrooperacije saglasno ciklusu koji je startovan.



Slika 93 Dijagram toka operacija


Ako je startovan ciklus čitanja, procesoru se kao gazdi šalje sadržaj adresiranog registra kontrolera i indikacija da je kontroler kao sluga završio čitanje.

Ako je startovan ciklus upisa, u adresirani registar kontrolera se upisuje sadržaj koji procesor kao gazda šalje i gazdi šalje indikacija da je kontroler kao sluga završio upis. U slučaju kada se sadržaj upisuje u upravljački registar, aktivnosti u kontroleru zavise od toga da li se kontroler startuje ili zaustavlja. Ukoliko se vrši startovanje kontrolera, pokreće se upravljačka jedinica *uprav\_intr* koja generiše signale neophodne za odbrojavanje onoliko perioda signala takta koliko je zadato sadržajem registra WCR<sub>15...0</sub>. Kada se odbroji zadati broj perioda signala takta, generiše se impuls trajanja jedna perioda signala takta koji se šalje procesoru kao signal prekida. Generisani impuls se koristi i za zaustavljanje daljeg odbrojavanja signala takta do sledećeg startovanja kontrolera. Ukoliko se vrši zaustavljanje kontrolera, zaustavlja se i odbrojavanje signala takta i nema generisanja impulsa.

#### 6.4.2.1.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 93) i dat u obliku dijagrama toka upravljačkih signala (slika 94) i sekvene upravljačkih signala (tabela 31).

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 94). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova.



Slika 94 Dijagram toka upravljačkih signala

U sekvenci upravljačkih signala se koriste iskazi za signale. Iskazi za signale su oblika **signali i if uslov then signali.**

Iskaz

## **signali**

sadrži spisak upravljačkih signala blokova operacione jedinice **oper** i određuje koji signali treba da budu generisani.

Iskaz

**if uslov then signali**

sadrži uslov i spisak upravljačkih signala blokova operacione jedinice **oper** i određuje koji signali i pod kojim uslovima treba da budu generisani.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

Tabela 31 Sekvenca upravljačkih signala

! U koraku step<sub>0</sub> se ostaje sve vreme. U ovom koraku se ne generiše aktivna vrednost ni jednog od upravljačkih signala sve dok su oba signala **rdTMR** i **wrTMR** operacione jedinice **oper** neaktivni. Signal **rdTMR** postaje aktivan kada processor **CPU** prebaci adresne linije ABUS<sub>15..0</sub> magistrale iz stanja visoke impedanse na vrednost adrese nekog od programske dostupnih registara CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7..0</sub> operacione jedinice i upravljačku liniju **RDBUS** magistrale iz stanja visoke impedanse na aktivnu vrednost, čime započinje ciklus čitanja. Signal **wrTMR** postaje aktivan kada processor prebaci adresne linije ABUS<sub>15..0</sub> i linije podataka DBUS<sub>7..0</sub> magistrale iz stanja visoke impedanse na vrednost adrese registra i sadržaja za upis u neki od programske dostupnih registara CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale iz stanja visoke impedanse na aktivnu vrednost, čime započinje ciklus upisa. Pri aktivnoj vrednosti jednog od signala **rdTMR** i **wrTMR** generiše se signal **fcTMR** operacione jedinice. Signalom **fcTMR** se obezbeđuje da upravljačka linija **FCBUS** magistrale pređe iz stanja visoke impedanse na aktivnu vrednost. U oba slučaja se, u zavisnosti od toga koji je od registara CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7..0</sub> adresiran sadržajem na adresnim linijama ABUS<sub>15..0</sub> magistrale, generiše aktivna vrednost jednog od signala **selCR**, **selWCRH** i **selWCRL**, respektivno, operacione jedinice. !

! Pri aktivnoj vrednosti signala **rdTMR**, a u zavisnosti od toga koji od signala **selCR**, **selWCRH** i **selWCRL** operacione jedinice ima aktivnu vrednost, generiše se aktivna vrednost jednog od signala **CRout**, **WCRHout** i **WCROUT** operacione jedinice, respektivno. Signalima **CRout**, **WCRHout** i **WCROUT** se obezbeđuje da linije podataka DBUS<sub>7..0</sub> magistrale pređu iz stanja visoke impedanse na vrednost sadržaja jednog od registara CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7..0</sub>, respektivno. Kada signal **rdTMR** postane neaktivan i signali **fcTMR**, **CRout**, **WCRHout** i **WCROUT** postanu neaktivni, pa upravljačka linija **FCBUS** magistrale i linije podataka DBUS<sub>7..0</sub> magistrale se vraćaju u stanje visoke impedanse. !

! Pri aktivnoj vrednosti signala **wrTMR**, a u zavisnosti od toga koji od signala **selCR**, **selWCRH** i **selWCRL** ima aktivnu vrednost, generiše se aktivna vrednost jednog od signala **CRin**, **WCRHin** i **WCRLin** operacione jedinice, respektivno. Signalima **CRin**, **WCRHin** i **WCRLin** se obezbeđuje da se sadržaj sa linija podataka DBUS<sub>7..0</sub> magistrale upiše u jedan od registara CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7..0</sub>, respektivno. Kada signal **wrTMR** postane neaktivan i signali **fcTMR**, **CRin**, **WCRHin** i **WCRLin** postanu neaktivni, pa se upravljačka linija **FCBUS** magistrale vraća u stanje visoke impedanse. !


```
step0  if (rdTMR + wrTMR) then fcTMR,
        if (rdTMR·selCR) then CRout,
        if (rdTMR·selWCRH) then WCRHout,
        if (rdTMR·selWCRL) then WCRLout,
        if (wrTMR·selCR) then CRin,
        if (wrTMR·selWCRH) then WCRHin,
```

*if (wrTMR·selWCRL) then WCRLin*

#### 6.4.2.1.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 95. Upravljačka jedinica se sastoji od logičkih elemenata koji na osnovu signala čitanja **rdTMR** i signala upisa **wrTMR** operacione jedinice i signala logičkih uslova generišu sledeće signale:

- signal **fcTMR** operacione jedinice završetka ili čitanja nekog od registara kontrolera CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7...0</sub> ili upisa u neki od ovih registara kontrolera,
- signale **CRout**, **WCRHout** i **WCRLout** operacione jedinice čitanja registara kontrolera CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7...0</sub>,
- signale **CRin**, **WCRHin** i **WCRLin** operacione jedinice upisa u registre kontrolera CR<sub>2</sub>, WCR<sub>15...8</sub> ili WCR<sub>7...0</sub>.



Slika 95 Struktura upravljačke jedinice *uprav\_bus*

Signali **rdTMR** i **wrTMR** imaju aktivne vrednosti trajanja jedna perioda signala takta. To je posledica usvojenog načina generisanja signala **rdCPU** i **wrCPU** procesora **CPU**, na osnovu kojih se formiraju signali **RDBUS** i **WRBUS** magistrale **BUS** i **rdTMR** i **wrTMR** kontrolera, i signala **fcTMR**, na osnovu koga se generišu signali **FCBUS** magistrale **BUS** i **fcCPU** procesora **CPU**. Kod čitanja procesor na *i*-ti signal takta ulazi u stanje *step<sub>i</sub>* koje koristi da signal **rdCPU** postavi na aktivnu vrednost, što redom daje i aktivne vrednosti signala **RDBUS**, **rdTMR**, **fcTMR**, **FCBUS** i **fcCPU**. Kako je u procesoru aktivna vrednost signala **fcCPU** uslov za prelazak iz stanja *step<sub>i</sub>* u stanje *step<sub>i+1</sub>* i kako ta vrednost dolazi u koraku *step<sub>i</sub>*, to procesor na (*i*+1)-vi signal takta prelazi na korak *step<sub>i+1</sub>*. Zbog toga se u koraku *step<sub>i</sub>* ostaje samo jedna perioda signala takta, što ima za posledicu da signali **rdCPU**, **RDBUS**, **rdTMR**, **fcTMR**, **FCBUS** i **fcCPU** imaju aktivnu vrednost trajanja jedna perioda signala takta. Iz istih razloga su kod upisa signali **wrCPU**, **WRBUS**, **wrTMR**, **fcTMR**, **FCBUS** i **fcCPU** trajanja jedna perioda signala takta. S obzirom na to da su signali **rdCPU** i **wrCPU** trajanja jedna perioda signala takta i da svi signali koje generiše upravljačke jedinica *uprav\_bus* uključuju jedan od signala **rdTMR** i **wrTMR**, to i svi preostali signali imaju aktivne vrednosti trajanja jedna perioda signala takta.

Upravljačka jedinica *uprav\_bus* sadrži kombinacione mreže koje pomoću signala **rdTMR** i **wrTMR**, koji dolaze iz operacione jedinice, signala logičkih uslova **selCR**, **selWCRH** i **selWCRL**, koji dolaze iz operacione jedinice, i saglasno algoritmu generisanja upravljačkih signala (tabela 31) generiše upravljačke signale operacione jedinice.

Upravljački signali operacione jedinice **oper** se generišu na sledeći način:

- **fcTMR = rdTMR+wrTMR**
- **CRout = rdTMR·selCR**
- **WCRHout = rdTMR ·selWCRH**

- **WCRLout** = **rdTMR · selWCRL**
- **CRin** = **wrTMR · selCR**
- **WCRHin** = **wrTMR · selWCRH**
- **WCRLin** = **wrTMR · selWCRL**

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice *oper* i to:


- **rdTMR** — operacione jedinice *oper*,
- **wrTMR** — operacione jedinice *oper*,
- **selCR** — operacione jedinice *oper*,
- **selWCRH** — operacione jedinice *oper*,
- **selDR** — operacione jedinice *oper*,
- **selWCRL** — operacione jedinice *oper*.

#### 6.4.2.2 Upravljačka jedinica generisanja impulsa

U ovom poglavlju se daju dijagram toku operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice.

##### 6.4.2.2.1 Dijagram toku operacija

Dijagram toku operacija je predstavljen operacionim i uslovnim blokovima (slika 96). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.




Slika 96 Dijagram toku operacija

U početnom koraku vrši se provera da li je kontroler startovan ili ne. Ako kontroler nije startovan nema izvršavanja mikrooperacija. Ako je kontroler startovan izvršavaju se odgovarajuće mikrooperacije. Najpre se vrši provera da li je brojač taktova odbroao zadati broj taktova. Ako brojač nije odbroao, vrši se provera da li je kontroler još uvek startovan ili je zaustavljen programskim putem. Ako je kontroler zaustavljen, nema izvršavanja mikrooperacija. Ako nije, ponavljaju se već opisani koraci. Ako je brojač odbroao, generiše se impuls i briše brojač taktova, pa se proverava da li je kontroler još uvek startovan ili je zaustavljen programskim putem. Ako je kontroler zaustavljen, nema izvršavanja mikrooperacija. Ako nije, ponavljaju se već opisani koraci.

##### 6.4.2.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toku operacija (slika 96) i dat u obliku dijagrama toku upravljačkih signala (slika 97) i sekvene upravljačkih signala po koracima (tabela 32).

Dijagram toka upravljačkih signala je predstavljen operacionim i uslovnim blokovima (slika 76). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova.



Slika 97 Dijagram toka upravljačkih signala

U sekvenci upravljačkih signala se koriste iskazi za signale. Iskazi za signale su oblika **if uslov then signali**.

Iskaz

**if uslov then signali**

sadrži uslov i spisak upravljačkih signala blokova operacione jedinice **oper** i određuje koji signali i pod kojim uslovima treba da budu generisani.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala. Notacija koja se koristi je identična kao i notacija za algoritam generisanja upravljačkih signala za upravljačku jedinicu procesora **CPU** (poglavlje \$\$\$).

Tabela 32 Sekvenca upravljačkih signala

! U koraku se  $step_0$  se ostaje i ne generiše se aktivna vrednost ni jednog od upravljačkih signala sve dok je signal **CR<sub>2</sub>** blok *registri* neaktivan. Signal **CR<sub>2</sub>** postaje aktivan tek kada se programskim putem startuje kontroler periferije. Tom prilikom se u upravljački registar **CR<sub>2</sub>** operacione jedinice upisuje sadržaj koji na poziciji razreda **CR<sub>2</sub>** ima aktivnu vrednost.. !


$step_0 \quad if (TMRACC_{15...0} eq WCR_{15...0}) then intr$

#### 6.4.2.3 Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 63. Upravljačka jedinica se sastoji od brojača  $TMRACC_{15...0}$  i komparatora **CMP** i logičkih elemenata koji generišu signal **intr** operacione jedinice **oper**.

Brojač  $TMRACC_{15...0}$  se koristi kao brojač signala takta. Njegov sadržaj se postavlja na početni sadržaj sve nule aktivnom vrednošću jednog od signala **stopTMR**, **startTMR** i **intr**. Aktivna vrednost signala **stopTMR** se generiše pri upisu neaktivne vrednosti u registar **CR<sub>2</sub>**, dok se aktivna vrednost signala **startTMR** generiše pri upisu aktivne vrednosti u registar **CR<sub>2</sub>**. Pri startovanom kontroleru u razredu **CR<sub>2</sub>** je aktivna vrednost koja omogućuje inkrementiranje brojača  $TMRACC_{15...0}$  sve dok se njegov sadržaj ne izjednači sa sadržajem registra  $WCRACC_{15...0}$ . Komparator **CMP** upoređuje sadržaje registra  $WCRACC_{15...0}$  i brojača  $TMRACC_{15...0}$  i na izlazu **EQL** daje neaktivnu vrednost signala **intr** dok se ovi sadržaji razlikuju i aktivnu vrednost signala **intr** kada ovi sadržaji postanu jednaki. Aktivna vrednost signala **intr** se šalje procesoru kao signal prekida. Pored toga, aktivna vrednost signala **intr** se koristi u upravljačkoj jedinici da se sadržaj brojača  $TMRACC_{7...0}$  vratи na stanje sve nule.

Kontroler generiše aktivnu vrednost signala rekida **intr** trajanja jedna perioda signala takta kada od trenutka startovanja kontrolera odbroji onoliko perioda signala takta koliki je sadržaj registra  $WCR_{15...0}$ .



Slika 98 Sruktura upravljačke jedinice *uprav\_intr*

Upravljački signal **intr** koji se koristi u procesoru **CPU** i operacionoj jedinice **oper** se generiše na sledeći način:

$$\text{intr} = \text{MEMACC}_{7..0} \text{ eql } \text{TIME}_{7..0}$$

## 7 LITERATURA

1. Lazić, B., *Logičko projektovanje računara*, Nauka—Elektrotehnički fakultet, Beograd, Srbija, Jugoslavija, **1994**
2. Živković, D., Popović, D., *Impulsna i digitalna elektronika*, Nauka—Elektrotehnički fakultet, Beograd, Srbija, Jugoslavija, **1992**.
3. Aleksić, T., *Računari—organizacija i arhitektura*, Naučna knjiga, Beograd, Srbija, Jugoslavija, **1985**.
4. Stallings, W., *Computer Organization and Architecture*, Prentice-Hall, Englewood Cliffs, New Jersey, USA, **1996**.
5. Patterson, D., Hennessy, J., Goldberg, D., *Computer Architecture—A Quantitative Approach*, Morgan Kaufmann Publishers Inc., San Francisco, California, USA, **1996**.
6. Flynn, M., *Computer Architecture: Pipelined and Parallel Processor Design*, Jones and Bartlett, USA, **1995**
7. J. Djordjević, A. Milenković, N. Grbanović, “*An Integrated Educational Environment for Teaching Computer Architecture and Organisation*,” IEEE MICRO, May 2000, pp. 66-74.
8. J. Djordjević, M. Bojovic, A. Milenković, *An Integrated Educational Environment for Computer Architecture and Organisation*, Proceedings of the Symposium on Education and Employment, France, September, 1998.
9. J. Djordjević, A. Milenković, S. Prodanović “*A Hierarchical Memory System Environment*,” IEEE TC Computer Architecture Newsletter, March 1999.
10. J. Đorđević, B. Nikolić, *Vizuelni simulator edukacionog računara*, Zbornik radova IT 2001, Žabljak, Jugoslavija, Mart 2001.
11. J. Djordjević, R. N. Ibbett, M. R. Barbacci, *Evaluation of computer architectures using ISPS*, Proc. of IEE, Vol. 127, Pt. E. No. 4, pp. 126-131, July 1980.
12. J. Djordjević, M. R. Barbacci, B. Hosler, *A PMS Level Notation for the Description and Simulation of Digital Systems*, The Computer Journal, Vol. 28, No. 4, pp. 357-365, 1985.
13. S. Miladinović, J. Đorđević, A. Milenković, *Programski sistem za grafički opis i simulaciju digitalnih sistema*, Zbornik radova ETRAN 1997, Zlatibor, Jugoslavija, Jun 1997.
14. N. Grbanović, J. Djordjević, B. Nikolić, *The Software Package Of An Educational Computer System*, prijavljen za objavlјivanje u IJEEE, England, October, 2002.
15. J. Đorđević, B. Nikolić, *Neki Aspekti Realizacije Vizuelnog Simulatora Edukacionog Računara*, Zbornik radova IT 2001, Žabljak, Jugoslavija, Mart 2001.
16. J. Đorđević, T. Borožan, B. Nikolić, *Softversko okruženje za simulaciju računara*, Zbornik radova ETRAN 2001, Bukovička Banja, Jugoslavija, Jun 2001.
17. J. Djordjević, A. Milenković, I. Todorović, D. Marinov, “*CALCAS: A Computer Architecture Learning and Knowledge Assessment System*,” IEEE TC Computer Architecture Newsletter, March 1999.

18. A. Milenkovic, Nikolić, B., J. Djordjevic, “CASTLE, *Computer Architecture Self-Testing and Learning System*,” WCAE 2002, Workshop on Computer Architecture Education, Anchorage, Alaska, May 26, 2002.
19. Đorđević, J., *Priručnik iz arhitekture računara*, Elektrotehnički fakultet, Beograd, **1997**.
20. Đorđević, J., *Priručnik iz arhitekture i organizacije računara*, Elektrotehnički fakultet, Beograd, **1997**.
21. Đorđević, J., Grbanović, N., Nikolić, B., *Arhitektura računara, Edukacioni računarski sistem, Priručnik za simulaciju sa zadacima*, Elektrotehnički fakultet, Beograd, **2002**.

